過去の業績

論文

岡田慎吾，關根惟敏，浅井秀樹，局所陰的ブロック型leapfrog法による多層電源分配網の高速過渡解析，信学論(C)，vol.J98-C，no.5，pp.96-104，May．2015．
島嵜睦，浅井秀樹，プリント配線板における給電配線のCMRR測定による平衡度不整合の評価方法，信学論(B)，vol.J98-B，no.1，pp.103-106，Jan．2015．
浅井秀樹，井上雄太，關根惟敏，高速三次元電磁界・回路シミュレーション技術の現状と将来展望 ―アルゴリズムと並列計算の観点から―，電子情報通信学会基礎・境界ソサイエティ Fundamentals Review，vol.7，no.3，pp.197-209，Jan．2014．
H. Muraoka，Y. Inoue，T. Sekine，H. Asai，A Hybrid Implicit-Explicit and Conformal (HIE/C) FDTD Method for Efficient Electromagnetic Simulation of Nonorthogonally-Aligned Thin Structures，IEEE Trans. Electromagn. Compat.，vol.，no.，pp.，，2013．
T. Takasaki，T. Sekine，H. Asai，Fast Transient Analysis of Nonuniform Multiconductor Transmission Lines Using HIE-Block-LIM，IEEE Microw. Wireless Compon. Lett.，vol.23，no.10，pp.512-514，Oct．2013．
島嵜睦，西慎矢，浅井秀樹，プリント配線板の給電配線におけるCMRRを用いたコモンモード抑制設計の評価方法，エレクトロニクス実装学会誌，vol.16，no.3，pp.1-8，Jul．2013．
高崎貴大，關根惟敏，浅井秀樹，節点ブロック緩和法を用いた不均一な多導体伝送線路の高速過渡解析，信学論(C)，vol.J96-C，no.6，pp.114-121，May．2013．
Yuta Inoue, Tadatoshi Sekine, and Hideki Asai, “Parallel-Distributed Block-LIM for Transient Simulation of Tightly Coupled Transmission Lines”, IEEE Transactions on Components, Packaging and Manufacturing Technology, April, 2013, vol.3, no.4, pp.670-677.
H. Kurobe，T. Sekine，H. Asai，Locally Implicit LIM for the Simulation of PDN Modeled by Triangular Meshes，IEEE Microw. Wireless Compon. Lett.，vol.22，no.6，pp.291-293，Jun．2012．
H. Kurobe，T. Sekine，H. Asai，Alternating Direction Explicit-Latency Insertion Method (ADE-LIM) for the Fast Transient Simulation of Transmission Lines，IEEE Trans. Compon., Packag., Manuf. Technol.，vol.2，no.5，pp.783-792，May．2012．
M. Unno，S. Aono，H. Asai，GPU-Based Massively Parallel 3-D HIE-FDTD Method for High-Speed Electromagnetic Field Simulation，IEEE Trans. Electromagn. Compat.，vol.，no.，pp.，，2012．
石丸友紀，關根惟敏，浅井秀樹，ADIブロックLIMによる多層電源分配網解析，信学論(A)，vol.J94-A，no.12，pp.1043-1046，Dec．2011．
浅井秀樹，高速電子回路設計のためのSI/PI/EMIシミュレーション技術 ―過去、現在、そして未来―，電子情報通信学会基礎・境界ソサイエティ Fundamentals Review，vol.5，no.2，pp.146-154，Oct．2011．
M. Unno，H. Asai，HIE-FDTD Method for Hybrid System With Lumped Elements and Conductive Media，IEEE Microw. Wireless Compon. Lett.，vol.21，no.9，pp.453-455，Sep．2011．
T. Sekine，H. Asai，Block Latency Insertion Method (Block-LIM) for Fast Transient Simulation of Tightly Coupled Transmission Lines，IEEE Trans. Electromagn. Compat.，vol.53，no.1，pp.193-201，Feb．2011．
井上雄太, 關根惟敏, 浅井秀樹, “GPGPU-LIMを用いた電源分配回路網の高速過渡解析”, 電子情報通信学会誌, 2010年11月, vol.J93-C, no.11, pp.406-413.
T. Uno，K. Ichikawa，Y. Mabuchi，A. Nakamura，Y. Okazaki，H. Asai，An Approach for Practical Use of Common-Mode Noise Reduction Technique for In-Vehicle Electronic Equipment，IEICE Trans. Commun.，vol.E93-B，no.7，pp.1788-1796，Jul. 2010．
Y. Okazaki，T. Uno，H. Asai，An Optimization System with Parallel Processing for Reducing Common-Mode Current on Electronic Control Unit，IEICE Trans. Electron.，vol.E93-C，no.6，pp.827-834，Jun．2010．
Yuta Inoue, Tadatoshi Sekine, Takahiro Hasegawa, and Hideki Asai, “Fast Circuit Simulation Based on Parallel-Distributed LIM using Cloud Computing System” Journal of semiconductor Technology and Science, March, 2010, vol.10, no.1, pp.49-54.
T. Sekine，H. Asai，CMOS Circuit Simulation Using Latency Insertion Method，IEICE Trans. Fundamentals，vol.E92-A，no.10，pp.2546-2553，Oct．2009．
Y. Okazaki，T. Uno，K. Shinomiya，H. Asai，Availability of Optimization Algorithm for the Problem of Reducing Common-Mode Current on Electronic Control Units，J. Signal Processing，vol.13，no.4，pp.295-298，Jul. 2009．
Y. Tanji，H. Asai，M. Oda，Y. Nishio，A. Ushida，Fast Simulation Technique of Plane Circuits via Two-layer CNN-Based Modeling，IEICE Trans. Fundamentals，vol.E91-A，no.12，pp.3757-3762，Dec．2008．
T. Sekine，H. Asai，Matrix order Reduction by Nodal Analysis Formulation and Relaxation-based Fast Simulation for Power / Ground Plane，IEICE Trans. Fundamentals，vol.E91-A，no.9，pp.2450-2455，Sep．2008．
Y. Nakazono，H. Asai，Acceleration of ADI-FDTD Method by Gauss-Seidel Relaxation Approach，IEICE Trans. Fundamentals，vol.E91-A，no.2，pp.550-553，Feb．2008．
Hideki Asai，Invited/ Present Status and Future Trend of Power/Signal Integrity Problems in Chip/Package/Board Codesign，J. Signal Processing，vol.11，no.6，pp.433-438，nov，2007．
T. Unno，H. Asai，Fast Network Simulation Using Domain Decomposition with Model-Order Reduction，J. Signal Processing，vol.11，no.4，pp.289-292，Jul. 2007．
T. Ishikawa，T. Watanabe，H .Asai，Applications of Frequency-Dependent Transmission-Line Model to INDUCTWISE and Fast Transient Analysis，J. Signal Processing，vol.11，no.4，pp.285-288，Jul. 2007．
T. Watanabe，Y. Tanji，H. Kubota，H. Asai，Fast Transient Simulation of Power Distribution networks Containing Dispersion Based on Parallel-Distributed Leapfrog Algorithm，IEICE Trans. Fundamentals，vol.E90-A，no.2，pp.388-397，Feb．2007．
丹治裕一，渡邉貴之，久保田英正，浅井秀樹，緩和法を用いた大規模インタコネクト回路網の過渡解析，信学論(C)，vol.J89-C，no.11，pp.809-816，nov，2006．
H. Kubota，Y. Tanji，T. Watanabe，H. Asai，An Enhanced Time-Domain Circuit Simulation　Technique Based on LIM，IEICE Trans. Fundamentals，vol.E89-A，no.5，pp.1505-1506，May．2006．
浅井秀樹，久保田英正，渡邉貴之，荒木健次，BLESS:FDTD法に基づく大規模電磁界解析とその応用，計算工学，vol.10，no.3，pp.1179-1182，Jul. 2005．
Y. Tanji，M. Suzuki，T. Watanabe，H. Asai，New Criteria of Selective Orthogonal Matrix Least-Squares Method for Macromodeling Multiport Networks Characterized by Sampled Data，IEICE Trans. Fundamentals，vol.E88-A，no.2，pp.524-532，Feb．2005．
吉田昌弘，二宮洋，浅井秀樹，階層型ニューラルネットワークの汎化能力向上を目的とした逐次最小二乗ローカル学習法，信号処理学会誌，vol.9，no.1，pp.79-85，Jan．2005．
荒木健次，村山敏夫，鈴木誠，渡邉貴之，浅井秀樹，電源雑音をてなずけるツールを開発　プリント基板を４時間以内で解析，日経エレクトロニクス，vol.，no.892，pp.117-130，Jan．2005．
T. Mine，H. Kubota，A. Kamo，T. Watanabe，H. Asai，An Efficient Simulation Method of Linear/Nonlinear Mixed Circuits Based on Hybrid Model Order Reduction Technique，IEICE Trans. Fundamentals，vol.E87-A，no.9，pp.2274-2279，Sep．2004．
T. Watanabe，H. Asai，Macromodel Generation for Hybrid Systems Consisting of Electromagnetic Systems and Lumped RLC Circuits Based on Model Order Reduction，IEICE Trans. Fundamentals，vol.E87-A，no.2，pp.398-405，Feb．2004．
M. Yoshida，T. Kamio，H.Asai，Face Image Recognition by 2-Dimensional Discrete Walsh Transform and Neural Network，IEICE Trans. Fundamentals，vol.E86-A，no.10，pp.2623-2627，Oct．2003．
T. Watanabe，H. Asai，A Framework for Macromodeling and Mixed-Mode Simulation of Circuits/Interconnects and Electromagnetic Radiations，IEICE Trans. Fundamentals，vol.E86-A，no.2，pp.252-261，Feb．2003．
S. Tantry，Y. Hiraku，T. Oura，T. Yoneyam，H. Asai，A Low Voltage Floating Resistor Circuit Having Both Positive and Negative Resistance Values，IEICE Trans. Fundamentals，vol.E86-A，no.2，pp.335-341，Feb．2003．
T. Suzuki，T. Oura，T. Yoneyama，H. Asai，Design and Simulation of 4Q-Multiplier Using Linear and Saturation Regions of MOSFET Complementally，IEICE Trans. Fundamentals，vol.E85-A，no.6，pp.1242-1248，Jun．2002．
H. Kubota，A. Kamo，T. Watanabe，H. Asai，An Efficient Simulator for Multiport Interconnects with Model Order Reduction Technique，IEICE Trans. Fundamentals，vol.E85-A，no.6，pp.1214-1219，Jun．2002．
K. Suzuki，M. Takeda，A. Kamo，H. Asai，A Novel Application of Verilog-A to Modeling and Simulation of High-Speed Interconnects in Time/Frequency Transform-Domain，IEICE Trans. Fundamentals，vol.E85-A，no.2，pp.395-398，Feb．2002．
T. Oura，T. Yoneyama，S. Tantry，H. Asai，A CMOS Floating Register Circuit Having Both Positive and Negative Resistance Value，IEICE Trans. Fundamentals，vol.E85-A，no.2，pp.399-402，Feb．2002．
A. Kamo，T. Watanabe，H. Asai，A New Methodology for Optimal Placement of Decoupling Capacitors on　Printed Circuit Board，IEICE Trans. Fundamentals，vol.84-A，no.12，pp.3177-3181，，2001．
M. Suzuki，H. Miyashita，A. Kamo，T. Watanabe，H. Asai，A Synthesis Technique of Time-Domain Interconnect Models by MIMO Type of Selective Orthogonal Least Square Method，IEEE Trans. Microw. Theory Tech.，vol.49，no.10，pp.1708-1714，，2001．
S. Manabe，H. Asai，A Neuro-Based Optimization Algorithm for Tiling Problems with Rotation，Neural Processing Letters，vol.13，no.3，pp.267-275，，2001．
T. Yoneyama，H. Ninomiya，H. Asai，Design Method of Neural Networks for Limit Cycle Generator by Linear Programming，IEICE Trans. Fundamentals，vol.E84-A，no.2，pp.688-692，，2001．
T. Watanabe，H. Asai，Acceleration Techniques for Synthesis and Analysis of Time-Domain Models of Interconnects Using FDTD Method，IEICE Trans. Fundamentals，vol.E84-A，no.1，pp.367-371，，2001．
T. Wtanabe，H. Asai，Synthesis of Time-Domain Models for Interconnects Having 3-D Structure Based on FDTD Method，Trans. Circuits Syst. II，vol.47，no.4，pp.302–305，2000．

国際会議

Ngo, Anh Ha, Tadatoshi Sekine, and Hideki Asai. “Subgrid-based equivalent circuit for transient thermal analysis using latency insertion method.” 2017 IEEE International Symposium on Electromagnetic Compatibility & Signal/Power Integrity (EMCSI). IEEE, 2017.
Asai, Hideki, Tadatoshi Sekine, and Yuta Inoue. “A framework for fast SI/PI simulation with acceleration techniques.” 2017 International Conference on Electromagnetics in Advanced Applications (ICEAA). IEEE, 2017.
Asai, Hideki. “SI/PI/EMI simulation techniques and application to automotive electronic design issues.” 2017 MIXDES-24th International Conference” Mixed Design of Integrated Circuits and Systems. IEEE, 2017.
Ngo Ha Anh, Tadatoshi Sekine, Hideki Asai, “Subgrid-Based Equivalent Circuit for Transient Thermal Analysis using Latency Insertion Method “, in Proc. IEEE EMC+SIPI 2017, Washington, USA, Aug. 7-11, 2017.
Yuta Inoue, Hideki Asai, “Multi-GPU based Fast Electromagnetic Simulation Method for Analysing PCB”, in Proc. APEMC 2017, Seoul, Korea, Jun. 20-23, 2017. (Best Paper Award)
Yuta Inoue and Hideki Asai, “Acceleration of Large Electromagnetic Simulation Including Non-orthogonally Aligned Thin Structures by Using Multi-GPU HIE/C-FDTD Method”, in Proc. IEEE EDAPS 2015, Seoul, Korea, Dec. 14-16, 2015.
Y. Inoue，H. Asai，Multi-GPU HIE-FDTD method for Solution of the Large Scale Electromagnetic Problems with　Thin Structure，The 17th Takayanagi Kenjiro Memorial Symposium，，Hamamatsu, Japan，Nov．2015．
T. Sekine，H. Asai，A Stabilized Leapfrog Scheme for Circuit-Based Analysis of Power Delivery Network，IEEE EPEPS 2015，pp.21-23，San Jose, CA，Oct．2015．
T. Sekine，H. Asai，Conformal Equivalent Circuit Model and Leapfrog Alternating Direction Implicit Formulation for Fast Simulation of Power Delivery Network，2015 IEEE International Symposium on EMC and EMC Europe，pp.588-593，Dresden, Germany，Aug．2015．
M. Hirata，T. Sekine，H. Asai，Application of the Locally Implicit FVTD Method for a Substrate Integrated Waveguide，APCAP 2015，，Bali Island, Indonesia，Jul．2015．
I. Arakaki，T. Sekine，H. Asai，Triangular Subcell Method for Efficient Equivalent Circuit Modeling of Power Delivery Network，ITC-CSCC 2015，，Seoul, Korea，Jul．2015．
K. Nakagaki，T. Sekine，H. Asai，Fast Transient Simulation of Power Distribution Network Based on Stabilized Explicit Method，APEMC 2015，pp.345-348，Taipei, Taiwan，May．2015．
K. Sakamoto，T. Sekine，H. Asai，Comparison Between Latency Insertion Method (LIM) and Relaxation Method in Thermal Integrity Analysis，APEMC 2015，pp.341-344，Taipei, Taiwan，May．2015．
T. Sekine，H. Asai，Fast Transient Simulation of Multilayered Power Delivery Network by Using the Stabilized Explicit Method，2015 IEEE International Symposium on EMC&SI，pp.253-258，Santa Clara, CA，Mar．2015．
T. Sekine，K. T. Miura，H. Asai，Method of Moments Based on Isogeometric Analysis for Electrostatic Field Simulations of Curved Multiconductor Transmission Lines，IEEE EPEPS 2014，pp.195-198，Portland, OR，Oct．2014．
S. Okada，H. Asai，A Locally Implicit Leapforg Scheme for Fast Simulation of Triangle-Meshed PDN with Nonlinear Circuit，EMC Europe 2014，pp.211-216，Gothenburg, Sweden，Sep．2014．
T. Sekine，K. T. Miura，H. Asai，Electrostatic Field Simulations of Curved Conductors by Using Method of Moments Based on Isogeometric Analysis，EMC Europe 2014，pp.192-195，Gothenburg, Sweden，Sep．2014．
T. Sekine，H. Asai，Locally Stabilized Explicit Method for Fast Transient Analysis of Inhomogeneously-Meshed Plane Structures，2014 IEEE International Symposium on EMC，pp.888-893，Raleigh, NC，Aug．2014．
Yuta Inoue and Hideki Asai, “Accelerating the Large-Scale Simulation of Power Distribution Networks by Using the Multi-GPU LIM”, in Proc. IEEE SIPI 2014, pp.861-865, Raleigh, NC, USA, Aug. 4-8, 2014.
M. Hirata，T. Sekine，H. Asai，Locally Implicit Finite-Volume Time-Domain Method for the Simulation of Small Conductive Objects，ITC-CSCC 2014，，Phuket, Thailand，Jul．2014．
T. Takasaki，T. Sekine，H. Asai，HIE-Block Latency Insertion Method for Fast Transient Simulation of Nonuniform Multiconductor Transmission Lines，ASP-DAC 2014，pp.774-779，Singapore，jan，2014．
T. Sekine，H. Asai，Efficient Modeling and Analysis of Multilayered Power Distribution Network by Using Conformal Mesh and Block-Type Leapfrog Scheme，IEEE EDAPS 2013，pp.221-224，Nara, Japan，Dec．2013．
M. Shimazaki，H. Asai，Study of Estimation of Balance Degree Using CMRR Mesurement for Power Distribution Interconnection on Printed Circuit Board，IEEE EDAPS 2013，pp.130-133，Nara, Japan，Dec．2013．
T. Takada，T. Sekine，H. Asai，Hybrid Simulation of ESD Events by SPICE-Like and Finite-Difference Time-Domain Methods，IEEE EDAPS 2013，pp.197-200，Nara, Japan，Dec．2013．
S. Okada，T. Sekine，H. Asai，Nonlinear Locally Implicit LIM for the Simulation of PDN Modeled by Triangular Meshes，IEEE EDAPS 2013，pp.84-87，Nara, Japan，Dec．2013．
T. Hojo，S. Okada，T. Sekine，H. Asai，Fast Transient Analysis of Power/Ground Planes Based on Multi-Rate Locally Implicit Latency Insertion Method，IEEE EDAPS 2013，pp.80-83，Nara, Japan，Dec．2013．
T. Takasaki，T. Sekine，H. Asai，Efficient PDN simulation by Locally Implicit Latency Insertion Method Based on Rectangular Meshes，IEEE EDAPS 2013，pp.76-79，Nara, Japan，Dec．2013．
D. Nagata，T. Sekine，H. Asai，Fast Transient Analysis of 3-D Stacked On-Chip Power Distribution Network with Power/Ground Through Silicon Vias by Using Block Latency Insertion Method，IEEE EDAPS 2013，pp.64-67，Nara, Japan，Dec．2013．
Yuta Inoue and Hideki Asai, “Multi-GPU HIE-FDTD Method for the Solution of Large Scale Electromagnetic Problems”, in Proc. IEEE EDAPS 2013, Nara, Japan, Dec. 12-15, 2013.
T. Sekine，H. Asai，Optimum Implementation of a Locally Implicit Leapfrog Scheme for Fast Simulation of Inhomogeneously-Meshed Plane Structures，IEEE EPEPS 2013，pp.47-50，San Jose, CA，Oct．2013．
H. Asai，Locally Implicit Block Leapfrog Scheme for PDN Simulation，ICEAA’13，，Torino, Italy，Sep．2013．
Yuta Inoue, Hideaki Muraoka and Hideki Asai, “Efficient Electromagnetic Simulation of Multi-Layered PCB with CMOS Inverter by Using HIE/C-FDTD Method”, in Proc. IEEE AP-RaSC 2013, Taipei, Taiwan, Sep. 3-7, 2013.
S. Okada，T. Sekine，H. Asai，Locally Implicit Block-LIM for the Simulation of Multilayered PDN Modeled by Triangular Meshes，AP-RASC 2013，pp.1-6，Taipei, Taiwan，Sep．2013．
T. Sekine，H. Asai，A Framework for the Simulation of Electrostatic Discharge Immunity Using the Unified Circuit Modeling Technique，IEEE EMC Symposium 2013，pp.1-6，Denver, CO，Aug．2013．
T. Sekine，H. Asai，Unconditionally Stable Explicit Method for the Fast 3-D Simulation of On-Chip Power Distribution Network，IEEE ECTC 2013，pp.1094-1099，Las Vegas, NV，May．2013．
T. Takada，T. Sekine，H. Asai，Effcient Circuit/Electromagnetic Hybrid Simulation for the Electrostatic Discharge Events，APEMC 2013，pp.1-6，Melbourne, Australia，May．2013．
T. Sekine，H. Asai，Explicit and Unconditionally Stable Method for the Fast 3-D Simulation of Staked Chip Power Distribution Networks Connected by Through Silicon Via Arrays，DATE 2013 Friday Workshop，，Grenoble, France，Mar．2013．
D. Honda，T. Sekine，H. Asai，Macromodeling and Circuit Simulation of High-Speed Interconnects Based on Vector Fitting and Equivalent Circuit Synthesis，NCSP’13，pp.484-487，Hawaii, HI，Mar．2013．
T. Sekine，H. Asai，Unconditionally Stable Explicit Method for the Fast 3-D Simulation of On-Chip Power Distribution Network with Through Silicon Via，ASP-DAC 2013，pp.7-12，Yokohama, Japan，jan，2013．
N. Nishizaki，T. Sekine，H. Asai，An Explicit and Unconditionally Stable Finite Difference Scheme for the Fast Transient Analysis of a Power Distribution Network，IEEE EDAPS 2012，，Taipei, Taiwan，Dec．2012．
S. Okada，H. Kurobe，T. Sekine，H. Asai，Fast Transient Analysis of Power Distribution Network Modeled by Unstructured Meshes by Using Locally Implicit Latency Insertion Method，IEEE EDAPS 2012，，Taipei, Taiwan，Dec．2012．
Yuta Inoue and Hideki Asai, “Fast Fullwave Simulation Based on Parallel-Distributed HIE-FDTD method”, in Proc. IEEE APMC 2012, pp.1253-1255, Kaohsiung, Taiwan, Dec. 4-7, 2012.
T. Sekine，H. Asai，Nonlinear Block-Type Leapfrog Scheme for the Fast Simulation of Multiconductor Transmission Lines with Nonlinear Drivers and Terminations，IEEE EPEPS 2012，pp.284-287，Tempe, AZ，Oct．2012．
T. Takada，T. Sekine，H. Asai，Circuit/Electromagnetic Hybrid Simulation of Electrostatic Discharge in Contact Discharge Mode，EMC Europe 2012，，Rome, Italy，Sep．2012．
T. Sekine，H. Asai，Unified Circuit Modeling Technique for the Simulation of Electrostatic Discharge (ESD) Injected by an ESD Generator，IEEE EMC Symposium 2012，pp.340-345，Pittsburgh, PA，Aug．2012．
T. Takasaki，T. Sekine，H. Asai，Fast Transient Analysis of Multiconductor Transmission Lines Using Nodal Block Relaxation (NBR) Method，ITC-CSCC 2012，，Sapporo, Japan，Jul．2012．
T. Sekine，T. Ishimaru，H. Asai，Transient Simulation of Multilayered Power Distribution Network Based on Block-Type Alternating Direction Implicit Scheme，APEMC 2012，，Singapore，May．2012．
H. Kurobe，T. Sekine，H. Asai，Predictor-Corrector Latency Insertion Method for Fast Transient Analysis of Ill-Constructed Circuits，ASP-DAC 2012，pp.365-370，Sydney, Australia，Mar．2012．
H. Muraoka，M. Unno，S. Aono，H. Asai，Efficient Electromagnetic Simulation of Angled Interconnection Pattern by Conformal- and HIE-FDTD Methods，IEEE EDAPS 2011，，Hangzhou, China，Dec．2011．
Y. Hizawa，H. Kurobe，T. Sekine，H. Asai，Nonlinear Block Latency Insertion Method for Fast Simulation of Strongly Coupled Network with CMOS Inverters，IEEE EDAPS 2011，，Hangzhou, China，Dec．2011．
Yuta Inoue, Masaki Unno, Shuichi Aono and Hideki Asai, “GPGPU-based ADE-FDTD Method for Fast Electromagnetic Field Simulation and Its Estimation”, in Proc. IEEE APMC 2011, pp.733-736, Melbourne, Australia, Dec. 5-8, 2011.
T. Sekine，H. Asai，Simulation of Multiconductor Transmission Lines Using Block-Latency Insertion Method and Model Order Reduction Technique，EMC Compo 2011，pp.203-206，Dubrovnik, Croatia，Nov．2011．
T. Sekine，H. Asai，Full-Wave PEEC Time Domain Solver Based on Leapfrog Scheme，IEEE EPEPS 2011，pp.181-184，San Jose, CA，Oct．2011．
T. Sekine，H. Asai，Mixed Finite Element Time Domain Method Based on Iterative Leapfrog Scheme for Fast Simulations of Electromagnetic Problems，IEEE EMC Symposium 2011，pp.596-601，Long Beach, CA，Aug．2011．
S. Okada，T. Uno，H. Asai，Modeling, Simulation, and Measurement of Common-Mode Current for Automotive Electromagnetic Compatibility，APEMC 2011，eju, Korea，May．2011．
H. Kurobe，T. Sekine，H. Asai，Application of ADE-LIM to Multiconductor Transmission Lines with Nonlinear Drivers and Terminations，IEEE EDAPS 2010，，Singapore，Dec．2010．
M. Unno，H. Asai，High-Speed Electromagnetic Field Simulation by HIE-FDTD Method with GPGPU，IEEE EDAPS 2010，，Singapore，Dec．2010．
T. Sekine，H. Asai，Iterative Latency Insertion Method for Large Networks with Low Latency，IEEE EPEPS 2010，pp.161-164，Austin, TX，Oct．2010．
H. Kurobe，T. Sekine，H. Asai，High-speed Transient Simulation of Power Distribution Network Based on ADE-LIM，ITC-CSCC 2010，，Pattaya, Thailand，Jul．2010．
S. Aono，M. Unno，H. Asai，Alternating-Direction Explicit FDTD Method for Three-Dimensional Full-Wave Simulation，IEEE ECTC 2010，pp.375-380，Las Vegas, NV，jun，2010．
Yuta Inoue, Tadatoshi Sekine and Hideki Asai, “Parallel-Distributed Block-LIM-Based Fast Transient Simulation of Tightly Coupled Transmission Lines”, in Proc. IEEE ECTC 2010, pp.657-662，Las Vegas, June 1-4, 2010.
Yuta Inoue, Tadatoshi Sekine and Hideki Asai, “GPGPU-Based Latency Insertion Method : Application to PDN simulations”, in Proc. IEEE EDAPS 2009, Hong Kong, China, Dec. 2009.
M. Unno，Y. Inoue，H. Asai，GPGPU-FDTD Method for 2-D imensional Electromagnetic Field Simulationi and Its Estimation，IEEE EPEPS 2009，pp.239-242，Portland, OR，Oct．2009．
T. Sekine，H. Asai，Generalized Leapfrog Scheme for Large-Scale Circuit Simulation，IEEE EPEPS 2009，pp.81-84，Portland, OR，Oct．2009．
Y. Inoue，T. Sekine，T. Hasegawa，H. Asai，Fast Circuit Simulation Based on Parallel-Distributed LIM Using Cloud Computing System，ITC-CSCC 2009，pp.845-846，Jeju, Korea，Jul．2009．（Outstanding Ppaer Award）
T. Ishimaru，T. Sekine，H. Asai，Equivalent Properties between Latency Insertion Method (LIM) and Semi-Implicit Numerical Integration Method，ITC-CSCC 2009，，Jeju, Korea，Jul．2009．
M. Unno，H. Asai，Circuit and Electromagnetic Hybrid Simulation Technique Based on Waveform Relaxation Method，ITC-CSCC 2009，，Jeju, Korea，Jul．2009．
T. Sekine，H. Asai，Block Latency Insertion Method (Block-{LIM}) for Fast Transient Simulation of Tightly Coupled Transmission Lines，IEEE EMC Symposium 2009，pp.253-257，Austin, TX，Aug．2009．
T. Sekine，H. Asai，Hybrid Analysis of Large Interconnects and Nonlinear Circuit Using Hierarchical Technique，NCSP 2009，538-541，Waikiki, HI，Mar．2009．
Y. Okazaki，T. Uno，K. Shinomiya，H. Asai，Availability of Optimization Algorithm for the Problem of Reducing Common-mode Current on ECUs，NCSP 2009，pp.364-367，Waikiki, HI，Mar．2009．
N. Oguni，H. Asai，Estimation of parallel FDTD-based Electromagnetic Field Solver on PC Cluster with Multi-core CPUs，IEEE EDAPS 2008，pp.159-162，Seoul, Korea，Dec．2008．
T. Sekine，H. Asai，CMOS Circuit Simulation Using Latency Insertion Method，IEEE EPEP 2008，pp.55-58，San Jose, CA，Oct．2008．
T. Sekine，H. Asai，Application of Latency Insertion Method to CMOS Circuit Simulation，NOLTA 2008，pp.440-443，Budapest, Hungary，Sep．2008．
N. Oguni，Y. Nakazono，K. Katayama，H. Asai，Implementation and Estimation of FDTD-based Electromagnetic Field Solver on Parallel Hardware，JIEP ICEP 2008，pp.105-108，jun，2008．
Yuichi Tanji，Takayuki Watanabe，H. Asai，Generating Stable and Sparse Reluctance/ Inductance Matrix under Insufficient Conditions，IEEE/ACM ASP-DAC 2008，pp.164-169，Seoul, Korea，Jan，2008．
Yuya Nakazono，H. Asai，Multi-Rate FDTD Method for Fast Electromagnetic Simulation，IEEE EPEP 2007，Oct．2007．
Tadatoshi Sekine，Yuichi Tanji，H. Asai，Application and Estimation of Relaxation-Based Simulation Techniques to Interconnect and Plane Networks，NOLTA 2007，Sep．2007．
Akira Tsuzaki，Toshio Unno，Yuichi Tanji，H. Asai，A Fast Transient Simulation based on Model Order Reduction and RLCG-MNA Formulation，ECCTD 2007，Aug．2007．
H. Asai，Noritake Tsuboi，Multi-Rate Latency Insertion Method with RLCG-MNA Formulation for Fast Transient Simulation of Large-Scale Interconnect and Plane Networks，IEEE ECTC 2007，Jun，2007．
Yuya Nakazono，H. Asai，Application of Relaxation-Based Technique to ADI-FDTD Method and Its Estimation，IEEE ISCAS 2007，May．2007．
H. Asai，Present Status of PI/SI/EMI Analysis For 3-Dimensional Design，ASET International 3D-System Integration Conference，Mar．2007．
H. Asai，Present Status and Future Trend of Power/Signal Integrity Problems in Chip/Package/Board Do-Design，NCSP 2007，Mar．2007．
Yoshio Unno，H. Asai，Fast Simulation Using Domain Decomposition Technique with Model-Order Reduction Technique，NCSP 2007，Mar．2007．
Koichi Aoki，Takafumi Yamamoto，H. Asai，An Approach for Optimizing the Specifications of Delta-Sigma Modulator Using Analog Behavioral-Level Modeling and Simulation，NCSP 2007，Mar．2007．
T. Ishikawa，T. Watanabe，H. Asai，An application of the frequency-dependent transmission-line model to INDUCTWISE and fast transient analysis，NCSP 2007，Mar．2007．
H. Asai，Present Status and Future Trend of Electrical Simulation　Technology for High-Speed Electronic Design，IEEE EDAPS 2006，Dec．2006．
Noritake Tsuboi，H. Asai，Multi-Rate Latency Insertion Method for the Fast Transient Simulation of Large Networks with Nonlinear Termination，IEEE EPEP 2006，Oct．2006．
Yuichi Tanji，Takayuki Watanabe，H. Asai，RLCG-MNA Formulation for Fast Simulation and MOR of RLC Networks，NOLTA 2006，Sep．2006．
Takafumi Yamamoto，Tsutomu Suzuki，H. Asai，Concurrent Design of Delta-Sigma Modulator Using Behavioral Modeling and Simulation with the Verilog-A，IEEE CICC 2006，Sep．2006．
H. Asai，Present Status and Future Trend of Power/Signal Integrity Analysis -Toward chip/package/board integrative design，SASIMI 2006，Apr，2006．
Y. Tanji，T. Watanabe，H. Kubota，H. Asai，Large Scale RLC Circuit Analysis Using RLCG-MNA Formulation，EDAA DATE 2006，Mar．2006．
Y. Tanji，T. Watanabe，H. Kubota，H. Asai，Quasi-One-Step Gauss-Jacobi Method for Large-Scale Interconnect Analysis via RLCG-MNA Formulation，IEEE ISQED 2006，Mar．2006．
T. Yamamoto，T. Suzuki，H. Asai，Concurrent Design of Delta-Sigma Modulators Using Behavioral Modeling and Simulation with the Verilog-A，NCSP 2006，Mar．2006．
N. Tsuboi，H. Kubota，H. Asai，Multi-Rate Latency Insertion Method for the Fast Transient Simulation of Large Networks with Nonlinear Elements，NCSP 2006，Mar．2006．
H. Kamada，Y. Tanji，T. Watanabe，H. Kubota，H. Asai，MPI Implementation of Quasi-One-Step Gauss Jacobi Method for Timing Analysis of Interconnect Networks，NSCP 2006，Mar．2006．
T. Watanabe，Y. Tanji，H. Kubota，H. Asai，Parallel-Distributed Time-Domain Circuit Simulation of Power Distribution Networks with Frequency-Dependent Parameters，IEEE ASP-DAC2006，Jan．2006．
T. Ishida，Y. Tanji，H. Kubota，T. Watanabe，H. Asai，Efficient Generation of Reduced-Order Interconnect Macromodels Using RLCG MNA Formulation，IEEE 14th EPEP2005，Oct．2005．
H. Kubota，Y. Tanji，T. Watanabe，H. Asai，Generalized Method of the Time-Domain Circuit Simulation based on LIM with MNA Formulation，IEEE Custom Integrated Circuits Conf. 2005，Sep．2005．
H. Suzuki，H. Kubota，T. Watanabe，H. Asai，Interconnect Simulation Using FDTD Method with Variable Mesh Size Technique，European Conf. on Circuit Theory and Design 2005，Aug．2005．
H. Kubota，Y. Tanji，T. Watanabe，H. Asai，Generalization of the Time-Domain Circuit Simulation Technique based on LIM，ITC-CSCC2005，Jul．2005．
H. Ninomiya，C. Tomita，H. Asai，An Efficient Learning Algorithm for Finding Multiple Solutions Based on Fixed-Point Homotopy Method，IEEE IJCNN2005，Jul．2005．
T. Watanabe，H. Asai，Modeling of Power Distribution Networks with Signal Lines for SPICE Simulators，IEEE ISCAS2005，May．2005．
T. Ishida，T. Mine，H. Kubota，T. Watanabe，H. Asai，Modified Hybrid Reduction Technique for the Simulation of Linear/Nonlinear Mixed Circuits，IEEE ISCAS2005，May．2005．
T. Ishida，T. Mine，H. Kubota，T. Watanabe，H. Asai，ROMANCE:Reduced Order Macromodeling Algorithm for Nonlinear Circuit Equations，Int’l Workshop on Nonlinear Circuits Signal Processing，pp.503-506，Mar．2005．
Y. Tanji，H. Sekiya，H. Asai，Incomplete Shooting Method for Finding Steady State Responses of Nonlinear Circuits，Int’l Workshop on Nonlinear Circuits Signal Processing，pp.495-498，Mar．2005．
H. Suzuki，H. Kubota，T. Watanabe，H. Asai，Electromagnetic Field Simulation Using FDTD Method with Variable Mesh Size，Int’l Workshop on Nonlinear Circuits Signal Processing，pp.443-446，Mar．2005．
Y. Morita，C. Tomita，T. Oura，H. Asai，A Behavioral Simulation of Phase-Locked Loops with the Verilog-A Model by Using Device Parameters and Neural Networks，Int’l Workshop on Nonlinear Circuits Signal Processing，pp.391-394，Mar．2005．
K. Numayama，H. Ninomiya，H. Asai，Genetic Method for Floorplan by O-Tree in Consideration of Initial Solution，Int’l Workshop on Nonlinear Circuits Signal Processing，pp.207-210，Mar．2005．
H. Yamagishi，H. Ninomiya，H. Asai，Three Dimensional Module Packing Using 3DBSG Structure，Int’l Workshop on Nonlinear Circuits Signal Processing，pp.195-198，Mar．2005．
T. Oura，Y. Hiraku，T. Suzuki，H. Asai，Phase-Locked Loop with verilog-A Description for Top-Down Design，2004 IEEE Asia-Pacific Conference on Circuits and Systems，Dec．2004．
T. Watanabe，K. Srinivasan，H. Asai，M. Swaminathan，Modeling of Power Distribution Networks with Retardation Using the Transmission Matrix Method，13th Topical Meeting on Electrical Performance of Electronic Packaging，Oct．2004．
H. Kubota，T. Watanabe，K. Araki，H. Asai，Error Factors in Transmission Line Analysis with 3-Dimensional Electromagnetic Field Simulations，13th Topical Meeting on Electrical Performance of Electronic Packaging，Oct．2004．
Y. Tanji，H. Asai，Companion Models of Measured/Calculated Networks via Modified Cosine Series，13th Topical Meeting on Electrical Performance of Electronic Packaging，Oct．2004．
Y. Tanji，H. Asai，Closed-Form Expressions of Distributed RLC Interconnects for Analysis of On-Chip Inductance Effects，41th Design Automation Conf.，pp.810-813，Jun．2004．
T. Watanabe，H. Asai，Model Order Reduction Techniques for Simulation of Electromagnetic Systems with RLC Circuits，EMC2004，pp.509-512，Jun．2004．
T. Watanabe，H. Asai，A Model Order Reduction Technique for Hybrid Systems Composed of Electromagnetic Systems and Lumped RLC Circuits，20th Annual Review of Progress in Applied Computational Electromagnetics，Apr．2004．
T. Oura，Y. Hiraku，T. Suzuki，H. Asai，An Application of Verilog-A to Modeling and Simulation of Phase-Locked Loop and Trial of Top-Down design，Int’l Workshop on Nonlinear Circuits Signal Processing，pp.459-462，Mar．2004．
T. Mine，H. Kubota，A. Kamo，T. Watanabe，H. Asai，ROMAN: Reduced Order Macromodeling Algorithm for Nonlinear Circuits，Int’l Workshop on Nonlinear Circuits Signal Processing，pp.431-434，Mar．2004．
H. Kubota，T. Watanabe，K. Araki，H. Asai，Error Factors in S-Parameter Analysis of Transmission Lines with FDTD Method，Int’l Workshop on Nonlinear Circuits Signal Processing，pp.4375 -4378，Mar．2004．
Y. Ohshima，T. Oura，H. Asai，An Optimal Design Method of Analog Circuits Using Hierarchical Cost Planes，Int’l Workshop on Nonlinear Circuits Signal Processing，2004．
M. Yoshida，H. Ninomiya，H. Asai，Note on Regularizer for Local RLS Training Algorithm in Multilayer Neural Networks，Int’l Workshop on Nonlinear Circuits Signal Processing，pp.137-140，Mar．2004．
C. Tomita，M. Yoshida，H. Ninomiya，H. Asai，Note on learning algorithm based on Newton homotopy method for feedforward neural networks，Int’l Workshop on Nonlinear Circuits Signal Processing，pp.129-132，Mar．2004．
Y. Hiraku，T. Suzuki，T. Oura，H. Asai，Design of A Low-Jitter PLL Based on A Track-and-Hold Circuit，Int’l Workshop on Nonlinear Circuits Signal Processing，pp.1-4，Mar．2004．
T. Mine，H. Kubota，A. Kamo，T. Watanabe，H. Asai，Hybrid Reduction Technique for Efficient Simulation of Linear/Nonlinear Mixed Circuits，Design Automation and Test in Europe 2004，Feb．2004．
H. Asai，Power/Signal Integrity Analysis for Global Solution of SoC/SiP Design，Electrical Design of Advanced Packaging and Systems 2003，Nov．2003．
T. Watanabe，H. Asai，Model Order Reduction of Electromagnetic Systems and RLC Circuits for Power Plane Resonance Analysis，12th Topical Meeting on Electrical Performance of Electronic Packaging，Oct．2003．
K. Araki，T. Watanabe，H. Asai，What-If Analyses of Multi-Layer PWB Embedded in the Digital Still Camera with Parallel-Distributed FDTD-Based Simulator “BLESS”，12th Topical Meeting on Electrical Performance of Electronic Packaging，Oct．2003．
Y. Tanji，T. Watanabe，H. Asai，SOM-LS: Selective Orthogonal Matrix Least-Squares Method for Macromodeling Mutiport Networks Characterized by Sampled Data，2003 IEEE International Workshop on Behavioral Modeling and Simulation，Oct．2003．
H. Ninnomiya，C. Tomita，H. Asai，An Efficient Learning Algorithm with Second-Order Convergence for Multilayer Neural Networks，2003 International Joint Conference on Neural Networks，pp.2028-2032，Jul．2003．
T. Watanabe，H. Asai，Analysis of PCB Interconnects Using Electromagnetic Reduction Technique，2003 Int’l Symp. On Circuits and Syst.，III-498-III-501，May．2003．
Y. Tanji，T. Watanabe，H. Asai，Behavioral Modeling of EM Devices by Selective Orthogonal Matrix Least-Squares Method，，jan，2003．
S. Tantry，T. Oura，T. Yoneyama，H. Asai，A Low Voltage Floating Resistor Having Positive and Negative Resistance Values，2002 IEEE Asia-Pacific Conference on Circuits and Systems，Dec．2002．
I. Hattori，A. Kamo，T. Watanabe，H. Asai，A Searching Method for Optimal Locations of Decoupling Capacitors Based on Electromagnetic Field Analysis by FDTD Method，11th Topical Meeting on Electrical Performance of Electronic Packaging，Oct．2002．
T. Watanabe，H. Asai，T. Sasaki，K. Araki，Parallel-Distributed FDTD-Based Full-Wave Simulator for Large-Scale Printed Wiring Boards，11th Topical Meeting on Electrical Performance of Electronic Packaging，Oct．2002．
Masahiro Yoshida，Takeshi Kamio，H. Asai，Face Image Recognition by 2-Dimensional Discrete Walsh Transform and Neural Network，2002 International Symposium on Nonlinear Theory and its Applications，Oct．2002．
T. Suzuki，T. Oura，T. Yoneyama，H. Asai，A New CMOS 4Q-Multiplier Using Linear and Saturation Regions Complementally，28th European Solid-State Circuits Conference，Sep．2002．
P. Pongpaibool，A. Kamo，T. Watanabe，H. Asai，An Alternating Implicit Block Overlapped FDTD (AIBO-FDTD) Method and Its Parallel Implementation，The International Technical Conference on Circuits/Systems, Computers and Communications，Jul．2002．
S. Tantry，T. Oura，T. Yoneyama，H. Asai，A floating resistor with positive and negative resistance operating at lower supply voltages，The International Technical Conference on Circuits/Systems, Computers and Communications，Jul．2002．
I. Hattori，A. Kamo，T. Watanabe，H. Asai，Optimal Placement of Decoupling Capacitors on PCB Using Poynting Vectors Obtained by FDTD Method，2002 IEEE Int’l Symp. on Circuits and Systems，May．2002．
H. Kubota，A. Kamo，T. Watanabe，H. Asai，Noise Analysis of Power/Ground Planes on PCB by SPICE-Like Simulator with Model Order Reduction Technique，2002 IEEE Int’l Symp. on Circuits and Systems，May．2002．
T. Oura，T. Yoneyama，S. Tantry，H. Asai，A Threshold Voltage Independent Floating Resisitor Circuit Exhibiting Both Posotive And Negative Resistance Values，2002 IEEE Int’l Symp. on Circuits and Systems，May．2002．
H. Asai，T. Watanabe，T. Sasaki，K. Araki，An EMI Simulator Based on the Parallel-Distributed FDTD Method for Large-Scale Printed Wiring Boards，6th IEEE Workshop on Signal Propagation on Interconnect，May．2002．
P. Pongpaibool，A. Kamo，T. Watanabe，H. Asai，An Alternating Implicit Block Overlapped FDTD (AIBO-FDTD) Method and Its Estimation with Parallel Computation，IEEE 10th Topical Meeting on Electrical Performance of Electronic Packaging，Oct．2001．
H. Kubota，A. Kamo，T. Watanabe，H. Asai，Analysis Power/Ground Planes by PCB Simulator with Model Order Reduction Technique，IEEE 10th Topical Meeting on Electrical Performance of Electronic Packaging，Oct．2001．
T. Watanabe，M. Suzuki，A. Kamo，H. Asai，Modeling of Interconnects and Electromagnetic Field Distributions Using FDTD Method，IEEE 10th Topical Meeting on Electrical Performance of Electronic Packaging，Oct．2001．
Y. Todo，T. Takasaki，M. Yoshida，T. Yoneyama，H. Asai，BP-Based Learning System with Analog Neuro-LSI，44th IEEE Midwest Symp. on Circuits and Systems，vol.2，pp.709-712，，Aug．2001．
I. Hattori，A. Kamo，T. Watanabe，H. Asai，Search of Optimal Location of Decoupling Capacitors on PCB Using FDTD Method，Int’l Tech. Conf. Circuits/Computers Communications，vol.2，pp.1223-1226，，Jul．2001．
K. Suzuki，M. Takeda，A. Kamo，H. Asai，An Application of Verilog-A to Mpdeling and Simulation of High-Speed Interconnects in Time/Frequency Transform-Domain，Int’l Tech. Conf. Circuits/Computers Communications，vol.2，pp.973-976，Jul．2001．
H. Kubota，A. Kamo，T. Watanabe，H. Asai，An Efficient PCB Simulator with Model Order Reduction Technique，Int’l Tech. Conf. Circuits/Computers Communications，vol.1，pp.394-397，Jul．2001．
T. Watanabe，M. Suzuki，A. Kamo，H. Asai，Efficient Techniques of Macromodel Synthesis for Interconnects and Electromagnetic Emissions Using FDTD Method，Int’l Tech. Conf. Circuits/Computers Communications，pp.176-179，，Jul．2001．
T. Suzuki，T. Yoneyama，H. Asai，Design of 4Q-multiplier Using Linear and Saturation Regions of MOSFET Complementally，Int’l Tech. Conf. Circuits/Computers Communications，vol.1，pp.128-131，Jul．2001．
A. Kamo，T. Watanabe，H. Asai，Simulation for the Optimal Placement of Decoupling Capacitors on Printed Circuit Board，IEEE Int’l Symp. on Circuits and Systems 2001，vol.III，pp.727-730，May．2001．
S. Tantry，T. Yoneyama，H. Asai，Two Floating Resistor Circuits and Their Application in Analog Neural Networks，IEEE Int’l Symp. on Circuits and Systems 2001，vol.I，pp.564-567，May．2001．
M. Suzuki，H. Miyashita，A. Kamo，T. Watanabe，H. Asai，High-Speed Interconnect simulation Using MIMO Type of Adaptive Least Square Method，IEEE Int’l Symp. on Circuits and Systems 2001，vol.V，327-330，May．2001．
M. Suzuki，H. Miyashita，A. Kamo，T. Watanabe，H. Asai，A synthesis technique of time-domain interconnect models by MIMO type of adaptive least square method，IEEE 9th Topical Meeting on Electrical Performance of Electronic Packaging，pp.233-236，Oct．2000．
A. KAMO，T. Watanabe，H. Asai，An Optimization Method for Placement of Decoupling Capacitors on Printed Circuit Board，IEEE 9th Topical Meeting on Electrical Performance of Electronic Packaging，pp.73-76，Oct．2000．
K. Suzuki，A. Nishio，A. Kamo，T. Watanabe，H. Asai，An Application of Verilog-A to Modeling of Back Propagation Algorithm in Neural Networks，43rd IEEE Midwest Symp. on Circuits and Systems，Aug．2000．
M. Yoshida，T. Kamio，H. Asai，Neuro-Based Human-Face Recognition with 2-Dimensional Discrete Walsh Transform，Int’l Joint Conf. on Neural Networks，Jul．2000．
T. Yoneyama，H. Ninomiya，H. Asai，Design Method of Limit Cycle Generator By Hysteresis Neural Networks，IEEE Int’1 Joint Conf. on Neural Networks，Jul．2000．

国内会議

中谷泰宏，浅井秀樹，電源分配回路網の電気・熱協調解析における反復解法の検討，STARCフォーラム2015，2015年11月．
新垣一紀，浅井秀樹，三角サブセル法に基づく電源分配回路網の効率的な等価回路モデリング，STARCフォーラム2015，2015年11月．
平田幹人，關根惟敏，浅井秀樹，局所陰的FVTD法による微細メッシュを含む電磁界解析の高速化，2015年電子情報通信学会総合大会基礎・境界講演論文集，pp.247，2015年3月．
坂本和基，關根惟敏，浅井秀樹，ブロックLIMを用いたシリコン貫通ビアを伴う三次元集積回路の高速解析，2015年電子情報通信学会総合大会基礎・境界講演論文集，2015年3月．
井上雄太，浅井秀樹，マルチGPU LIMを用いた大規模回路網の高速過渡解析，信学技報，vol. 114, no.381，pp.7-12，2014年12月．
岡田慎吾，浅井秀樹，局所陰的LIMによる非線形素子を含む不均一分布定数回路網の高速過渡解析，信学技報，vol. 114, no.381, pp1-6, 2014年12月．
T. Takasaki，T. Sekine，H. Asai，HIE-Block Latency Insertion Method for Fast Transient Simulation of Nonuniform Multiconductor Transmission Lines，信学技報，vol. 113，no. 454，2014年3月．
關根惟敏，浅井秀樹，多層電源分配回路網の効率的な解析に向けた等角メッシュに基づくモデリング手法，2014年電子情報通信学会総合大会基礎・境界講演論文集，pp.11，2014年3月．
岡田慎吾，關根惟敏，浅井秀樹，局所陰的LIMによる非線形素子を含む電源分配回路網の高速過渡解析，2014年電子情報通信学会総合大会基礎・境界講演論文集，pp.10，2014年3月．
關根惟敏，浅井秀樹，等角メッシュモデルとブロック型Leapfrog 法を用いた多層電源分配回路網の高速シミュレーション，vol. 113，no. 454，pp.13-18，2014年3月．
髙田剛，關根惟敏，浅井秀樹，LIM/FDTD混合手法による静電気放電シミュレーション，信学技報，vol.113，no.423，pp.13-18，2014年1月．
北條貴亮，浅井秀樹，マルチレート局所陰的LIMを用いた電源分配回路網の高速シミュレーション，STARCシンポジウム2014，2014年1月．
北條貴亮，岡田慎吾，關根惟敏，浅井秀樹，電源分配回路網の高速過渡解析のためのマルチレート局所陰的LIM，信学技報，vol.113，no.224，pp7-12，2013年9月．
永田大成，關根惟敏，浅井秀樹，電源/グランドTSVを含む三次元積層型電源分配回路網のブロックLIMによる効率的な過渡解析，信学技報，vol.113，no.224，pp.1-6，2013年9月．
岡田慎吾，關根惟敏，浅井秀樹，局所陰的ブロックLIMによる非構造メッシュでモデル化された多層電源分配網の高速過渡解析，DAシンポジウム2013論文集，pp.109-114，2013年8月．
岡田慎吾，浅井秀樹，非構造メッシュでモデル化された電源分配網の局所陰的LIMによる高速過渡解析，STARCシンポジウム2013，2013年1月．
関口雄太，關根惟敏，浅井秀樹，CIP法に基づく微細構造を含む電磁界解析に関する一考察，信学技報，vol.112，no.418，pp.83-88，2013年1月．
中島悠貴，關根惟敏，浅井秀樹，近似的陰解法に基づく有損失電源分配回路網の高速過渡解析，信学技報，vol.112，no.418，pp.
西崎統大，關根惟敏，浅井秀樹，陽的かつ無条件安定な手法による電源分配回路網の高速過渡解析，信学技報，vol.112，no.320，pp.219-224，2012年11月．
岡田慎吾，關根惟敏，浅井秀樹，電源分配回路網の非構造メッシュ化と局所陰的LIMによる高速過渡解析，信学技報，vol.112，no.320，pp.213-218，2012年11月．
本多大介，關根惟敏，浅井秀樹，伝送線路特性のベクトルフィッティングによる有理関数近似と等価回路合成，信学技報，vol.112，no.320，pp.189-194，2012年11月．
井上雄太，関根惟敏，浅井秀樹，”次世代回路設計技術に向けた高速SI/PI/EMIシミュレータの開発”, 2012 ワークショップ, pp.34, 静岡, 2012年10月．
高崎貴大，關根惟敏，浅井秀樹，節点ブロック緩和法を用いた多導体伝送線路の高速シミュレーション，信学技報，vol.112，no.113，pp.81-85，2012年7月．
井上雄太，関根惟敏，浅井秀樹，”大規模SI/PI/EMI問題に向けた高速シミュレータの開発”，JPCA Show 2012 アカデミックプラザ講演論文集，AP-05，東京，2012年6月．
關根惟敏，浅井秀樹，Leapfrog法と遅延PEEC法に基づく時間領域電磁界シミュレーション，信学技報，vol.112，no.73，pp.71-76，2012年6月．
髙田剛，關根惟敏，浅井秀樹，静電放電現象のための回路/電磁界混合シミュレーション，信学技報，vol.112，no.73，pp.65-70，2012年6月．
黒部裕貴，關根惟敏，浅井秀樹，HIE-LIMによる任意形状を持つ電源分配網の高速過渡解析，第26回エレクトロニクス実装学会春季講演大会講演論文集，vol.，no.，pp.150-151，2012年3月．
井上雄太，浅井秀樹，”並列分散型HIE-FDTD法による高速過渡解析”，平成23年度　電波科学計算機実験 (KDK) シンポジウム，京都，2012年2月．
關根惟敏，浅井秀樹，ブロックLIMと次数縮小モデルを用いた非線形素子を含む多導体系の高速シミュレーション，信学技報，vol.111，no.242，pp.49-54，2011年10月．
黒部裕貴，關根惟敏，浅井秀樹，予測子-修正子法を適用したLIMによる大規模回路網の高速過渡解析，信学技報，vol.111，no.242，pp.37-42，2011年10月．
井上雄太，海野正樹，青野修一，浅井秀樹，”GPGPUに基づく多並列ADE-FDTD法による高速電磁界解析”，電子情報通信学会技術研究報告書　回路とシステム研究会，pp.31-36，浜松，2011年10月．
樋澤佑修，黒部裕貴，關根惟敏，浅井秀樹，block-LIMに基づくCMOS回路を含む大規模回路網の高速解析手法，信学技報，vol.111，no.99，pp.37-42，2011年6月．
村岡秀亮，海野正樹，青野修一，浅井秀樹，HIE-FDTD法とCFDTD法を用いた斜め配線パターンの効果的な電磁界シミュレーション，信学技報，vol.111，no.99，pp.31-36，2011年6月．
井上雄太，関根惟敏，浅井秀樹，”高速回路/電磁界シミュレーションの開発”， JPCA Show 2011 アカデミックプラザ講演論文集，AP-23，東京，2011年6月．
關根惟敏，浅井秀樹，反復LIMによる大規模線形回路網の高速過渡解析とその評価，第25回エレクトロニクス実装学会春季講演大会講演論文集，pp.19-20，2011年3月．
石丸友紀，關根惟敏，浅井秀樹，ADI法を適用したブロックLIMに基づく多層電源分配網解析，第25回エレクトロニクス実装学会春季講演大会講演論文集，pp.19-20，2011年3月．
岡田慎吾，鵜生高徳，浅井秀樹，車載EMCにおける等価回路モデリングとコモンモード電流低減のための最適化，信学技報，vol.110，no.470，pp.39-44，2011年3月．
井上雄太，関根惟敏，浅井秀樹，”マルチレートブロックLIMによる強結合伝送線路の高速過渡解析”，電子情報通信学会技術研究報告書　環境電磁工学研究会，pp.33-39，東京，2011年3月．
黒田恭輔，浅井秀樹，陽的／陰的混合FDTD法と二次元解析への適用，信学技報，vol.110，no.470，pp.27-32，2011年3月．
青野修一，海野正樹，浅井秀樹，双方向SI-FDTD法による電磁界解析手法とその評価，信学技報，vol.110，no.332，pp.57-62，2010年12月．
海野正樹，浅井秀樹，GPUを利用した3次元HIE-FDTD法に基づく高速電磁界解析，信学技報，vol.110，no.283，pp.77-82，2010年11月．
黒部裕貴，關根惟敏，浅井秀樹，ADE-LIMによる強結合伝送線路の高速過渡解析と評価，信学技報，vol.110，no.283，pp.71-76，2010年11月．
海野正樹，浅井秀樹，3次元HIE-FDTD法の集中定数素子を含む解析への拡張と精度検証，信学技報，vol.110，no.236，pp.31-36，2010年10月．
黒部裕貴，關根惟敏，浅井秀樹，ADE-LIMに基づく電源分配回路網の高速過渡解析，信学技報，vol.110，no.86，pp.7-12，2010年6月．
井上雄太，関根惟敏，浅井秀樹，”並列分散型ブロックLIMによる強結合伝送線路の高速過渡解析”，電子情報通信学会技術研究報告書　回路とシステム研究会，pp.25-30，名古屋，2009年11月．
青野修一，海野正樹，浅井秀樹，交互方向陽解法に基づくFDTD法，信学技報，vol.109，no.300，pp.19-24，2009年11月．
關根惟敏，浅井秀樹，LIMに基づく非線形回路の高速解析手法，電気学会研究会資料，vol.，no.，pp.29-34，2009年11月．
井上雄太，関根惟敏，浅井秀樹，”GPGPU-LIMに基づく回路シミュレーションとその評価”，電子情報通信学会技術研究報告書　回路とシステム研究会，pp. 37-42，広島，2009年9月．
石丸友紀，關根惟敏，浅井秀樹，セミ・インプリシット数値積分法に基づく電源分配回路網解析，信学技報，vol.109，no.199，pp.31-35，2009年9月．
岡崎勇治，鵜生高徳，浅井秀樹，並列処理型最適化システムによる車載電子機器のEMI低減手法，信学技報，vol.109，no.199，pp.25-30，2009年9月．
海野正樹，浅井秀樹，GPGPU－FDTD法に基づく電磁界解析と性能評価，信学技報，vol.109，no.185，pp.13-17，2009年9月．
丹治裕一，渡邉貴之，浅井秀樹，線形回路シミュレータFALCONのマルチコアCPU上での実装，信学技報，vol.109，no.167，pp.77-81，2009年8月．
小国直樹，浅井秀樹，緩和法を用いたADI-FDTD法の並列処理アルゴリズムの検証，信学技報，vol.109，no.30，pp.25-30，2009年5月．
海野正樹，浅井秀樹，波形緩和法に基づく回路・電磁界混成シミュレーション技法，信学技報，vol.109，no.30，pp.19-23，2009年5月．
井上雄太，関根惟敏，浅井秀樹，”並列分散型LIMに基づく高速回路シミュレーション”，第23回エレクトロニクス実装学会春季講演大会，pp.9-10，横浜，2009年3月．
岡崎勇治，篠宮幸平，浅井秀樹，ΔΣ変調器の動作モデルを用いた最適仕様決定手法，信学技報，vol.108，no.176，pp.35-40，2008年8月．
丹治裕一，浅井秀樹，パワー/シグナル・インテグティ評価のためのスパース行列作成法，信学技報，vol.107，no.560，pp.65-70，2008年3月．
石川直志，渡邉貴之，浅井秀樹，周波数依存効果を含めたプレーン等価回路モデルと効率的解析手法，信学技報，vol.107，no.400，pp.5-10，2007年12月．
池田泰二，浅井秀樹，動作モデリングとシミュレーションを用いたΔΣ変調器のトランジスタレベル設計仕様の導出，信学技報，vol.107，no.264，pp.73-77，2007年10月．
篠宮幸平，浅井秀樹，鵜生高徳，最適化アルゴリズムを用いた車載電子機器のコモンモード電流低減手法，信学技報，vol.107，no.264，pp.61-66，2007年10月．
關根惟敏，浅井秀樹，節点方程式化に基づく電源グリッドの緩和法解析，信学技報，vol.107，no.184，pp.1-6，2007年8月．
石川直志，渡邉貴之，浅井秀樹，周波数依存効果を含む伝送線路モデルのINDUCTWISEへの適用と高速過渡解析，信学技報，vol.106，no.414，pp.33-38，2006年12月．
坪井典丈，浅井秀樹，Multi-Rate LIM による非線形終端回路網の高速過渡解析，信学技報，vol.106，no.135，pp.1-6，2006年7月．
鎌田浩吉，丹治裕一，渡邉貴之，久保田英正，浅井秀樹，MPIを利用した大規模RLC回路網の高速シミュレーション，信学技報，vol.106，no.126，pp.25-28，2006年7月．
沼山公彦，二宮洋，浅井秀樹，二層近傍タブーサーチによるO-Tree構造を用いたフロアプラン問題の解法，信学技報，vol.105，no.675，pp.53-58，2006年3月．
Y. Tanji，H. Asai，Companion Models of Measured/Calculated Networks via Modified Cosine Series，信学技報，vol.104，no.334，pp.19-23，2004年10月．
鈴木啓史，久保田英正，浅井秀樹，可変メッシュサイズを適用したFDTD法による電磁界シミュレーション，信学技報，vol.104，no.295，pp.43-48，2004年9月．
富田親弘，吉田昌弘，二宮洋，浅井秀樹，ホモトピー法に基づく階層型ニューラルネットワークの学習アルゴリズムに関する研究，信学技報，vol.104，no.295，pp.25-29，2004年9月．
沼山公彦，二宮洋，浅井秀樹，初期解を考慮したO-Treeによるフロアプランの遺伝的解法，信学技報，vol.104，no.295，pp.7-12，2004年9月．
石田功，峯敬，久保田英正，渡邉貴之，浅井秀樹，修正非線形回路縮退技法の提案とその評価，信学技報，vol.104，no.197，pp.25-30，2004年7月．
丹治裕一，浅井秀樹，インダクタンスを考慮した大域的オンチップ配線のモデリング，信学技報，vol.104，no.50，pp.65-69，2004年5月．
山岸弘和，二宮洋，浅井秀樹，3DBSGを用いた3Dパッキング問題の解法に関する研究，信学技報，vol.104，no.50，pp.53-58，2004年5月．

講演

Tutorial，Hideki Asai，Advanced SI/PI/EMI Simulation Technology for Electrical Design Optimization-An Applicationto Automotive ECU Design，IEEE EDAPS 2015，Seoul, Korea，Dec，2015．
招待講演，浅井秀樹，SPICE誕生から40年、解析技術はメカトロ設計を救う，Zuken Innovation World 2015，横浜ベイホテル東急，2015年10月．
Hideki Asai，Optimization of Common-mode Noise for Automotive EMC Design，IEEE EMC Singapore Chapter 講演会，Singapore，Jul. 2015．
招待講演，浅井秀樹，SI/PI/EMIシミュレーション技術と車載用電子設計への適用，JIEP最先端実装技術シンポジウム，東京ビッグサイト，2015年6月．
記念公園，浅井秀樹，三つのI（SI/PI/EMI）－昨日、今日、そして明日－，2015年電子情報通信学会総合大会，立命館大学びわこ・くさつキャンパス，2015年3月．
浅井秀樹，次世代SI/PI/EMIシミュレーション技術，2015年電子情報通信学会総合大会，立命館大学びわこ・くさつキャンパス，2015年3月．
ワークショップ，浅井秀樹，PI/SI/EMI シミュレーション技術の基礎，EMC基礎ワークショップ（第8回） EMC設計対策におけるシミュレーション技術～使いこなしていますか～，首都大学東京秋葉原サテライトキャンパス，2012年6月．
IEEEAP-S名古屋支部特別講演，浅井秀樹，チップ・パッケージ・ボード間協調設計に向けた実装系CAE技術，電子情報通信学会AP研究会，熱海中央公民館，2012年3月．
Hideki Asai，GPU-Based Acceleration of the Time-Domain Electrical Full-Wave Solvers in PI/SI/EMI Simulation，ICEAA 2011，Torino, Italy，Sep. 2011．
Plenary talk，Hideki Asai，Present Status and Future of PI/SI/EMI Simulation Technology for High-Speed Electronic Design，ITC-CSCC 2011，Gyeongju, Korea，Jun. 2011．
Workshop，Hideki Asai，Modeling and Design of Chip-Package-PCB level Signal Integrity and PowerIntegrity，APEMC 2011，Jeju Island, Korea，May. 2011.
Hideki Asai，Introduction to Power/Signal Integrity Simulation for EMC Design，Technical Webinars to Support Japan Earthquake and Tsunami Relief，Apr. 2011．
Tutorial lecture on 3D-Integration，Hideki Asai，Advanced PI/SI/EMI Simulation Technology for High-Speed Electronic Design，ASP-DAC 2011，Jan. 2011.
浅井秀樹，三次元電子設計のためのPI/SI/EMIシミュレーション技術－現状と将来展望－，エレクトロニクス実装学会システムJisso-CAD/CAE公開研究会，2010年12月．
招待講演，浅井秀樹，高速電子設計のためのPI/SI/EMIシミュレーション技術，CEATEC2010連携「エレクトロニクスを支えるシミュレーション技術」，幕張メッセ，2010年10月．
Plenary talk，Hideki Asai，Advanced PI/SI/EMI Simulation Technology for High-Speed Electronic Design，NOLTA 2010，Sep. 2010．
招待講演，浅井秀樹，高速電子設計のための多並列SI/PI/EMIシミュレーション技術，第23回回路とシステム（軽井沢）ワークショップ，2010年4月．
パネル討論，大坂英樹，浅井秀樹，伊部英史，齊藤義行，原田高志，高橋成正，EMC回路設計とシステムLSIの実装設計～実装サイドからチップ設計への提言～，デザインガイア2009 -VLSI設計の新しい大地-，高知市文化プラザ，2009年12月．
招待講演，浅井秀樹，チップ・パッケージ・ボード協調設計のためのPI/SI/EMI，デザインガイア2009 -VLSI設計の新しい大地-，デザインガイア2009 -VLSI設計の新しい大地-，高知市文化プラザ，2009年12月．
招待講演，浅井秀樹，チップ・パッケージ・ボード協調設計におけるパワー／シグナル・インテグリティ解析，JEITA RF CMOSおよび周辺技術調査分科会，2008年12月．
招待講演，浅井秀樹，3D SiP、 SOCにおける設計ツールの現現状と将来の方向性を探る – 次世代三次元設計環境に向けたパワー／シグナル・インテグリティ解析，日本学術振興会177研究会，2008年10月．
招待講演，浅井秀樹，チップ・パッケージ・ボード間協調設計に向けた次世代電気系シミュレーション技術，ハイブリッドシステム、コンカレント工学一般，静岡大学（浜松），2008年8月．
招待講演，浅井秀樹，チップ/パッケージ/ボード統合設計に向けた電気系シミュレーション技術の現状と将来展望，電子情報通信学会第20回回路とシステム軽井沢ワークショップ，2007年4月．
招待講演，浅井秀樹，高機能電子機器のパワー/シグナル・インテグリティ検証技術の最前線，第18回半導体新技術研究会シンポジウム，2006年5月．
招待講演，浅井秀樹，チップ/パッケージ/ボード統合設計のためのシミュレーション技術，第12回半導体新技術研究会シンポジウム，2005年5月．
招待講演，浅井秀樹，（招待）電気系シミュレーション技術の昨日、今日、そして、明日，「EMC回路統合化設計・シミュレーション技術」ワークショップ，2005年4月．
招待講演，浅井秀樹，渡邉貴之，荒木健次，村山敏夫，BLESS：並列分散型FDTD法に基づく高密度PWBのフル・ウェーブEMIシミュレータ，第１９回エレクトロニクス実装学術講演大会，16B-06，2005年3月．
Invited，Hideki Asai，Power/Signal Integrity Analysis for Global Solution of SoC/SiP Design，Electrical Design of Advanced Packaging and Systems 2003，Nov，2003．
招待講演，浅井秀樹，回路／配線／電磁界混合モードシミュレーション技術，電子情報技術産業協会（JEITA）、JISSO/PROTECフォーラムジャパン2003，幕張メッセ，2003年3月．

静岡大学工学部　浅井研究室

研究業績

最近の業績

論文

国際会議

国内会議

講演

過去の業績

論文

国際会議

国内会議

講演