高信頼性化設計
メモリ素子やそれを制御する回路を構成するトランジスタがスケーリングされると、プロセスばらつきは一般に増加する。回路やシステムの設計には、この増大するばらつきの影響を抑えることが要求される。一連の学術論文や学会発表(c10a, c10b, c04a, p97a) では、データに誤りがあったときにこれを訂正する誤り訂正回路、メモリ素子特性の温度変動によってデータのずれを補償する温度補償回路、隣接回路ブロックの温度変動によって2.4GHz発振器の周波数ドリフトを抑制する補償回路、PMOSトランジスタの負バイアス温度不安定性（NBTI）を抑制する抑制回路、を提案・実証している。誤り訂正回路はシリアルアクセスのNANDフラッシュ用途に回路面積とピーク電力を抑えるよう工夫している。NANDフラッシュ用温度補償は、例えば高温でデータを書き込み、低温で読み出す場合に、隣接するしきい分布間の電圧マージンを温度によらず一定にする読み出し回路によって実現している。１チップ・Bluetooth LSIでは2.4GHzで発振する発振器を集積している。パワーアンプやミキサなどの消費電力の多い隣接ブロックが動作を開始したり停止したりすると、発振器への熱流量が時間変動する。発振器の温度感度と時間温度変動の積で発振周波数がドリフトする。補償回路はバリキャップ（電圧で容量値を制御できる容量素子）の容量値を変えて周波数変動を抑制する。NBTI抑制回路によって高電圧トランジスタをスケールすることができたため、デコーダ回路の面積を削減した。
。
