OB 渡邊貴弘

渡邊 貴弘 (Takahiro Watanabe)


趣味：電子回路

研究テーマ
・宇宙空間用プログラマブルデバイス

業績
表彰

  1. 学長賞　受賞(ICFPT Design Competition優勝の為)
  2. T. Yoza, R. Moriwaki, Y. Torigai, Y. Kamikubo, T. Kubota, T. Watanabe, T. Fujimori, H. Ito, M. Seo, K. Akagi, Y. Yamaji, M. Watanabe,
    First Place in ICFPT Design Competition 2013,Dec. 2013
  3. T. Yoza, R. Moriwaki, Y. Torigai, Y. Kamikubo, T. Kubota, T. Watanabe, T. Fujimori, H. Ito, M. Seo, K. Akagi, Y. Yamaji, M. Watanabe,
    HDL Champion in ICFPT Design Competition 2013,Dec. 2013.
  4. 森脇烈，余座貴志，渡邊貴弘，鳥飼勇希，上窪勇貴，山地勇一郎，窪田貴之，伊藤宏幸，渡邊実
    第3回相磯秀夫杯 FPGAデザインコンテスト 優勝 2013年9月
  5. 森脇、余座、渡邊、上窪、鳥飼、白橋、伊藤、窪田、谷川、山地、青山
    瀬尾、渡邊HEART国際会議-connect6優勝,2012
  6. 第74回情報処理学会全国大会 学生奨励賞
  7. 学長表彰2011年度, 渡邊研究室
  8. 学長表彰2011年度, 日本学生支援機構、優秀学生顕彰学術分野優秀賞に対する研究功績
  9. 社会人基礎力育成グランプリ2012決勝大会, 準大賞
  10. FPT 2011 Design Competition — Connect6, 優勝, 2011
  11. 社会人基礎力育成グランプリ2012関東地区予選大会, 優秀賞
  12. 渡邊貴弘,森脇烈,山地勇一郎,上窪勇貴,鳥飼勇希,仁平優基,余座貴志,上野由美子,青山裕司,渡邊実,
    第1回 相磯秀夫杯 FPGAデザインコンテスト　優勝, 2011
  13. 電気学会東海支部長賞,2011
  14. 電気情報通信学会東海支部,卒業研究発表会優秀賞,2011
  15. 日本学生支援機構，優秀学生顕彰学術分野優秀賞，2010
  16. T. Mabuchi, T. Watanabe, R. Moriwaki, Y. Aoyama, A. Gundjalam, Y. Yamaji, H. Nakada, M. Watanabe,
    Certificate in Design Competition, The 2010 International Conference on Field-Programmable Technology, Dec., 2010

学術論文

  1. T. Watanabe, M. Watanabe,
    “Robust holographic storage system design,”
    Optics Express, Vol. 19, No. 24, pp. 24147–24158, Nov., 2011.
    DOI: 10.1364/OE.19.024147 (OSA Publishing: Open Access)[Paper]

国際学会

  1. T. Yoza, R. Moriwaki, Y. Torigai, Y. Kamikubo, T. Kubota, T. Watanabe, T. Fujimori, H. Ito, M. Seo, K. Akagi, Y. Yamaji, M. Watanabe,
    “FPGA Blokus Duo Solver using a massively parallel architecture,”
    International Conference on Field-Programmable Technology, pp. 494-497, Kyoto, Japan, Dec., 2013.
    DOI: 10.1109/FPT.2013.6718426 (IEEE Xplore)
  2. T. Watanabe, M. Watanabe,
    “Inversion/Non-Inversion Reconfiguration Scheme for a 0.18 Um CMOS Process Optically Reconfigurable Gate Array VLSI,”
    IEEE International Midwest Symposium on Circuits and Systems, pp. 117-120, Boise, USA, Aug., 2012.
    DOI: 10.1109/MWSCAS.2012.6291971 (IEEE Xplore)
  3. T. Watanabe, M. Watanabe,
    “0.18 um CMOS process high-sensitive differential optically reconfigurable gate array VLSI,”
    IEEE Computer Society Annual Symposium on VLSI, pp. 308-313, Amherst, USA, Aug., 2012.
    DOI: 10.1109/ISVLSI.2012.71 (IEEE Xplore)
  4. R. Moriwaki, T. Yoza, Y. Kamikubo, Y. Torigai, T. Watanabe, Y. Aoyama, M. Seo, M. Watanabe,
    “FPGA Connect6 Solver with Hardware Sort Units,”
    International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, pp. 163-166, Okinawa, Japan, May, 2012.
  5. T. Watanabe, M. Watanabe,
    “0.18 um CMOS process high-sensitive optically reconfigurable gate array VLSI,”
    International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, pp. 147-151, Okinawa, Japan, May, 2012.
  6. T. Watanabe, M. Watanabe,
    “High speed – low power optical configuration on an ORGA with a phase-modulation type holographic memory,”
    Reconfigurable Architectures Workshop, pp. 249-253, Shanghai, China, May, 2012.
    DOI: 10.1109/IPDPSW.2012.28 (IEEE Xplore)
  7. T. Watanabe, M. Watanabe,
    “Triple module redundancy of a laser array driver circuit for optically reconfigurable gate arrays,”
    International Workshop on Applied Reconfigurable Computing, Lecture Notes in Computer Science, vol. 7199, pp. 163-173, CUHK, Hong Kong, March, 2012.
    DOI: 10.1007/978-3-642-28365-9_14 (Sprinter Link)
  8. T. Watanabe, R. Moriwaki, Y. Yamaji, Y. Kamikubo, Y. Torigai, Y. Nihira, T. Yoza, Y. Ueno, Y. Aoyama, M. Watanabe,
    “An FPGA Connect6 Solver with a Two-Stage Pipelined Evaluation,”
    IEEE International Conference on Field-Programmable Technology, CD-ROM, New Delhi, India, Dec., 2011.
    DOI: 10.1109/FPT.2011.6133249 (IEEE Xplore)
  9. T. Watanabe, M. Watanabe,
    “Dependable optically reconfigurable gate array with a phase-modulation type holographic memory,“
    International conference on Field-Programmable Logic and its Applications, pp. 34 -37, Chania, Crete, Greece, Aug., 2011.
    DOI: 10.1109/FPL.2011.17 (IEEE Xplore)
  10. T. Watanabe, M. Watanabe,
    “A 16-laser array for an optically reconfigurable gate array,”
    IEEE International Conference on Space Optical Systems and Applications, pp. 255-260, Santa Monica, USA, May, 2011.
    DOI: 10.1109/ICSOS.2011.5783679 (IEEE Xplore)
  11. T. Mabuchi, T. Watanabe, R. Moriwaki, Y. Aoyama, A. Gundjalam, Y. Yamaji, H. Nakada, M. Watanabe,
    “Othello solver based on a soft-core MIMD processor array,”
    IEEE International Conference on Field-Programmable Technology, pp.511-514, Beijing, China, Dec., 2010.
    DOI: 10.1109/FPT.2010.5681470 (IEEE Xplore)
  12. T. Watanabe, M. Watanabe,
    “Fault tolerance of a holographic storage system,”
    International Symposium on Communications and Information Technologies, pp. 1126-1130, Tokyo, Japan, Oct., 2010.
    DOI: 10.1109/ISCIT.2010.5665158 (IEEE Xplore)

国内学会

  1. 渡邊貴弘，渡邊実，「0.18 μmプロセス反転・非反転光再構成型ゲートアレイVLSI」
    電気関係学会東海支部連合大会，CD-ROM, 豊橋技術科学大学，9月，2012．
  2. 渡邊貴弘，渡邊実，「0.18 μm CMOSプロセス差分光再構成型ゲートアレイVLSI」
    情報処理学会 全国大会，名古屋工業大学，3月，2012．
  3. 渡邊貴弘，渡邊実，「0.18μｍプロセス光再構成型ゲートアレイVLSI」
    電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
    vol.111, no.397, VLD2011-117, pp.153-156, 神奈川県, 慶応大学, 1月, 2012．
  4. 渡邊貴弘，渡邊実，「光再構成型ゲートアレイに対する多数決レーザ駆動回路」，
    電気関係学会東海支部連合大会，CD-ROM, 三重大学，9月，2011．
  5. 渡邊貴弘，渡邊実，「位相ホログラムを用いたディペンダブル光再構成型ゲートアレイ」,
    LSIとシステムのワークショップ, 講演資料集およびポスター資料集, pp. 281-283, 北九州国際会議場, 5月, 2011.
  6. 渡邊貴弘，渡邊実，「位相ホログラムを用いた光再構成型ゲートアレイ」,
    電子情報通信学会技術研究報告(光エレクトロニクス研究会),
    vol.111, no 37, OPE2011-8, pp.1-5, 機械振興会館, 5月, 2011.
  7. 渡邊貴弘，渡邊実，「ホログラムメモリシステムのレーザーアレイ故障の復旧方法」,
    第54回宇宙科学技術連合講演会， CD-ROM， 静岡県コンベンションアーツセンター「グランシップ」，11月, 2010.
  8. 渡邊貴弘，渡邊実，「光再構成型ゲートアレイのレーザアレイ故障の復旧方法」
    電子情報通信学会技術研究報告（機構デバイス研究会),
    vol. 110，No. 178, OPE2010-55，pp. 135-140，千歳アルカディアプラザ, 8月, 2010.

所属学会
・IEEE　　　学生会員
・日本航空宇宙学会　　　学生会員
・電子情報通信学会　　　学生会員
・電気学会　　　学生会員
・情報処理学会　　　学生会員