PUBLICATIONS

研究業績


  • ■書籍

    1. 渡邊 実,「8章 新しいデバイス,アーキテクチャ」,
      FPGAの原理と構成,オーム社,pp. 272-284, 4月, 2016.
    2. M. Watanabe, “High-Performance Computing Based on High-Speed Dynamic Reconfiguration,”
      High-Performance Computing Using FPGAs, Chapter 20, pp. 605-627, Springer, June, 2013.
    3. 渡邊 実,「第4章 高速な木探索回路を実現する」,
      ディジタル・デザイン・テクノロジ No.15,CQ出版社,pp. 65-76, 10月, 2012.
    4. M. Watanabe, “A dynamically Reconfigurable Device,”
      Advances in Solid State Circuit Technologies, IN-TECH (ISBN 978-953-307-086-5),
      Invited book chapter, April, 2010.
    5. M. Watanabe, “Fault tolerance of programmable devices,”
      Parallel and Distributed Computing, IN-TECH (ISBN 978-953-307-057-5),
      Invited book chapter, pp. 1 -10, Jan., 2010.
    6. M. Watanabe, “Optoelectronic Device using a Liquid Crystal Holographic Memory,”
      New Developments in Liquid Crystals, IN-TECH (ISBN 978-953-307-015-5),
      Invited book chapter, pp. 219-234, Nov., 2009.


    ■学術論文

    1. T. Fujimori, M. Watanabe, “Optically reconfigurable gate array using a colored configuration,” Applied Optics, Vol. 57, Issue 29, pp. 8625-8631, Oct., 2018.
    2. I.S.A. Halim, F. Kobayashi, M. Watanabe, K. Mashiko, O.C. Yee,
      “Small Area Implementation for Optically Reconfigurable Gate Array VLSI:FFT Case,”
      Journal of Scientific & Industrial Research, Vol. 76, pp, 697-700, Nov., 2017.[Paper]
    3. T. Fujimori, M. Watanabe,
      “Parallel light configuration that increases the radiation tolerance of integrated circuits,”
      Optics Express, Vol. 25, Issue 23, pp. 28136-28145, Oct., 2017.
      DOI: 10.1364/OE.25.028136 (OSA Publishing: Open Access)[Paper]
    4. A. Ogiwara, M. Watanabe, Y. Ito,
      “Effects of gamma-ray irradiation on holographic polymer-dispersed liquid crystal memory,”
      Applied Optics, Vol. 56, Issue 16, pp. 4854-4860, May, 2017.
      DOI:10.1364/AO.56.004854 (OSA Publishing)
    5. T. Fujimori, M. Watanabe,
      “High-speed scrubbing demonstration using an optically reconfigurable gate array,”
      Optics Express, Vol. 25, Issue 7, pp. 7807-7817, March, 2017.
      DOI: 10.1364/OE.25.007807 (OSA Publishing: Open Access)[Paper]
    6. 渡邊 実,佐野 健太郎,高前田 伸也,三好 健文,中條 拓伯,
      “FPGAハードウエア・アクセラレーション向け日の丸高位合成ツール”
      電子情報通信学会論文誌, Vol. J100-B, No. 1, pp.1-10, Jan. 2017. (招待論文)
      https://search.ieice.org/bin/summary.php?id=j100-b_1_1[IEICE]
    7. A. Ogiwara, M. Watanabe,
      “Effects of multi-context information recorded at different regions in holographic polymer-dispersed liquid crystal on optical reconfiguration,”
      Japanese Journal of Applied Physics, Vol. 55, No. 8S3, pp. 08RG04-1 – 08RG04-6, July, 2016.
      http://iopscience.iop.org/article/10.7567/JJAP.55.08RG04[JJAP]
    8. M. Watanabe,
      “Quality recovery method of interference patterns generated from faulty MEMS spatial light modulators,”
      IEEE/OSA Journal of Lightwave Technology, vol. 34, Issue 3, pp. 910-917, Feb., 2016.
      DOI: 10.1109/JLT.2015.2483622 (IEEE Xplore: Open Access)[Paper]
    9. A. Ogiwara, M. Watanabe,
      “Formation of holographic polymer-dispersed liquid crystal memory by angle-multiplexing recording for optically reconfigurable gate arrays,”
      Applied Optics, Vol. 54, Issue 36, pp. 10623-10629, Dec. 2015.
    10. D. Seto, M. Watanabe,
      ”Radiation-hardened optically reconfigurable gate array exploiting holographic memory characteristics,”
      Japanese Journal of Applied Physics, vol. 54, no. 9S, pp. 09MA06-1 – 09MA06-5, 2015.
    11. M. Watanabe, S. Kawahito,
      “Radiation tolerance experiment for a dynamically reconfigurable vision architecture,”
      International Journal of Image Processing Techniques, vol. 2, issue 1, pp. 59-62, April, 2015.
    12. A. Ogiwara, M. Watanabe, R. Moriwaki,
      “Temperature dependence of anisotropic diffraction in holographic polymer-dispersed liquid crystal memory,”
      Applied Optics, Vol. 52, Issue 26, pp. 6529-6536, Sep., 2013.
    13. A. Ogiwara, M. Watanabe, R. Moriwaki,
      “Formation of temperature dependable holographic memory using holographic polymer dispersed liquid crystal,”
      Optics letters, Vol. 38, Issue 7, pp. 1158–1160, April, 2013.
    14. R. Moriwaki, M. Watanabe,
      “Optical configuration acceleration on a new optically reconfigurable gate array VLSI using a negative logic implementation,”
      Applied Optics, Vol. 52, No. 9, pp. 1939–1946, March, 2013.
      DOI: 10.1364/AO.52.001939 (OSA Publishing: Open Access)[Paper]
    15. A. Ogiwara, M. Watanabe,
      “Optical reconfiguration by anisotropic diffraction in holographic polymer-dispersed liquid crystal memory,”
      Applied Optics, Vol. 51, Iss. 21, pp. 5168–5177, July, 2012.
    16. A. Ogiwara, M. Watanabe, T. Mabuchi, F. Kobayashi,
      “Holographic polymer-dispersed liquid crystal memory for optically reconfigurable gate array using subwavelength grating mask,”
      Applied Optics, Vol. 50, Iss. 34, pp. 6369–6376, Nov., 2011.
    17. T. Watanabe, M. Watanabe,
      “Robust holographic storage system design,”
      Optics Express, Vol. 19, No. 24, pp. 24147–24158, Nov., 2011.
      DOI: 10.1364/OE.19.024147 (OSA Publishing: Open Access)[Paper]
    18. S. Kubota, M. Watanabe,
      “A four-context programmable optically reconfigurable gate array with a reflective silver-halide holographic memory,”
      IEEE Photonics Journal, Vol. 3, No. 4, pp. 665–675, Aug., 2011.
      DOI: 10.1109/JPHOT.2011.2160335 (IEEE Xplore: Open Access) [Paper]
    19. M. Nakajima, M. Watanabe,
      “Fast optical reconfiguration of a nine-context DORGA using a speed adjustment control,”
      ACM Transaction on Reconfigurable Technology and Systems, Vol. 4, Issue 2, May, 2011.
    20. D. Seto, M. Nakajima, M. Watanabe,
      “Dynamic optically reconfigurable gate array very large-scale integration with partial reconfiguration capability,”
      Applied Optics, Vol. 49, Iss. 36, pp. 6986–6994, Dec., 2010.
      DOI: 10.1364/AO.49.006986 (OSA Publishing: Open Access)[Paper]
    21. Y. Ueno, M. Watanabe,
      “Fiber remote configuration for an optically reconfigurable gate array with four configuration contexts,”
      Optics Communications, vol. 283, Issue 23, pp. 4614-4618, Dec., 2010.
    22. H. Morita, M. Watanabe,
      “Microelectromechanical Configuration of an Optically Reconfigurable Gate Array,”
      IEEE Journal of Quantum Electronics, Vol. 46, Issue 9, pp. 1288 – 1294, Sep., 2010.
    23. A. Ogiwara, M. Watanabe, T. Mabuchi, F. Kobayashi,
      “Formation of holographic memory for defect tolerance in optically reconfigurable gate arrays,”
      Applied Optics, Vol. 49, No. 22, pp. 4255-4261, Aug., 2010.
    24. T. Mabuchi, M. Watanabe,
      “A superimposing acceleration and optimization method of optical reconfiguration speed without any increase of laser power,”
      Applied Optics, Vol. 49, No. 22, pp. 4120–4126, Aug., 2010.
    25. M. Nakajima, M. Watanabe,
      “Optical buffering technique under space radiation environment,”
      Optics Letters, Vol. 34, Issue 23, pp. 3719-3721, Dec., 2009.
    26. M. Nakajima, M. Watanabe,
      “A four-context optically differential reconfigurable gate array,”
      IEEE/OSA Journal of Lightwave Technology, Vol. 27, No 20, pp. 4460-4470, Oct., 2009.
    27. M. Watanabe, T. Shiki, F. Kobayashi,
      “Scaling prospect of optically differential reconfigurable gate array VLSIs,”
      Analog Integrated Circuits and Signal Processing, Vol. 60, Issue 1-2, pp. 137 – 143, Aug., 2009.
    28. S. Kubota, M. Watanabe,
      “Programmable Optically Reconfigurable Gate Array Architecture and its writer,”
      Applied Optics, Vol. 48, Issue 2, pp. 302–308, Jan., 2009.
    29. M. Watanabe, M. Nakajima, S. Kato,
      “An inversion/non-inversion dynamic optically reconfigurable gate array VLSI,”
      World Scientific and Engineering Academy and Society Transactions on Circuits and Systems, Issue 1, Vol. 8, pp. 11- 20, Jan., 2009.
    30. N. Yamaguchi, M. Watanabe,
      “Liquid crystal holographic configurations for optically reconfigurable gate arrays,”
      Applied Optics, Vol. 47, No. 28, pp. 4692-4700, Oct., 2008.
    31. D. Seto, M. Watanabe,
      “A dynamic optically reconfigurable gate array – perfect emulation,”
      IEEE Journal of Quantum Electronics, Vol. 44, Issue 5, pp. 493-500, May, 2008.
    32. M. Miyano, M. Watanabe, F. Kobayashi,
      “Optically Differential Reconfigurable Gate Array,”
      Electronics and Computers in Japan, Part II, Issue 11, vol. 90, pp.132-139, Nov., 2007.
    33. 井上,小林,渡邊実,
      “時間領域フーリエ補間による非同期サンプリング・レート・コンバータ,”
      計測自動制御学会論文集, vol. 43, No. 2, pp. 145-152, Feb., 2007.
    34. M. Watanabe, F. Kobayashi,
      “Manufacturing-defect tolerance analysis of optically reconfigurable gate arrays,”
      World Scientific and Engineering Academy and Society Transactions on Signal Processing, Issue 11, Vol. 2, pp. 1457- 1464, Nov., 2006.
    35. 井上,小林,渡邊実,
      “位相補間によるPLLの特性改善“,
      計測自動制御学会論文集, Vol.42, No. 10, pp. 1175-1180, Oct., 2006.
    36. 渡邊実,小林,
      “高密度ダイナミック光再構成型ゲートアレーVLSI”,
      電子情報通信学会論文誌, Vol.J89-D, No.6, pp.1082-1090, June, 2006.
    37. M. Watanabe, F. Kobayashi, “Dynamic Optically Reconfigurable Gate Array,”
      Japanese Journal of Applied Physics, Vol. 45, No. 4B, pp. 3510-3515, April, strong>2006.
    38. 渡邊実, 小林,
      “部分再構成が可能な光再構成型ゲートアレイVLSI”,
      電子情報通信学会論文誌, Vol. J86-C, No. 8, pp. 869-877, Aug. 2003.
    39. T. Sotohebo, M. Watanabe, F. Kobayashi,
      “FPGA implementation of Finite Physical Quantity Neural Network,”
      Journal of Robotics and Mechatronics, Vol. 15, No. 2, pp. 136-142, April, strong>2003.
    40. M. Watanabe, J. Ohtsubo,
      “Digital associative memory neural network with optical learning capability,”
      Optics Communications, Vol.113, pp. 31-38, Dec., 1994.


    ■解説論文

    1. 渡邊 実,「強放射線環境下で使用できる耐放射線FPGA」,電気評論,pp. 50-54,5月,2018
    2. 渡邊 実,「リコンフィギャラブルシステム研究フィールドでの生き残りをかけて」,電子情報通信学会会誌,Vol. 100, No. 10, p. 1055,10月,2017.
    3. 渡邊 実,「ホログラムメモリを活用した光再構成型ゲートアレイ」,オプトニューズ, Vol.9, No.5, pp. 19-23, 1月, 2015.
    4. 渡邊実, 小林, “ニューラルネットワークVLSI,” 計測と制御, Vol. 40, No.12, pp. 893-896, 2001.


    ■招待講演

    1. 渡邊 実「耐放射線・光電子デバイス」,10回 静岡大-核融合科学研究所連携研究フォーラム,静岡大学,11月30日,2018
    2. M. Watanabe, “Optically Reconfigurable Gate Array,” DA NEXT BIG THING ROBO, Abu Dhabi, Sep., 2018.
    3. M. Watanabe,”Dependable Optically Reconfigurable Gate Array Architecture,”
      International Symposium on Optical Memory, pp. 210-211, Hsinchu, Taiwan, Oct., 2014.
    4. M. Watanabe,
      “Dependable optically reconfigurable gate array,”
      2012 International Workshop on Advanced Nanovision Science, pp. 47-50, Jan., 2012.
    5. M. Watanabe,
      “Novel dynamic module multiple redundancy for optically reconfigurable gate arrays,”
      IEEE International Midwest Symposium on Circuits & Systems, CD-ROM, Seoul, Korea, Aug., 2011.
    6. M. Watanabe,
      “Development of optically reconfigurable gate arrays,”
      International Symposium on Optical Memory, pp. 188-189, Hualien, Taiwan, Oct., 2010.
    7. 渡邊実, 「光再構成型ゲートアレイの応用」,リコンフィギャラブル研究会,静岡大学 工学部,9月,2010.
    8. 渡邊実,「高速動的再構成が可能な光再構成型ゲートアレイ」,レーザー学会学術講演会第29回年次大会, 1月, 2009.
    9. M. Watanabe, M. Nakajima,
      “An inversion/non-inversion dynamic optically reconfigurable gate array,”
      World Scientific and Engineering Academy and Society International Conference on CIRCUITS, pp. 249-254, July, 2008.
    10. M. Watanabe, F. Kobayashi,
      “High manufacturing defect- tolerance optically programmable architecture,”
      World Scientific and Engineering Academy and Society International Conference on circuits, systems, electronics, control & signal processing, pp.197-203, Dallas, USA, 2006.


    ■受賞

      • Best Paper Award (6)
    1. Best Paper Award, M. Watanabe,
      IEEE Annual Computing and Communication Workshop and Conference, Jan., 2017.
    2. Excellent Oral Presentation Award, M. Watanabe,
      International Conference on Mechanical and Aerospace Engineering, July, 2016.
    3. Best Paper Award, T. Yoza, M. Watanabe,
      International Workshop on Applied Reconfigurable Computing, April, 2014.
    4. Presentation Master Award, K. Akagi, M. Watanabe,
      International Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems, March, 2014.
    5. Best Paper Award, D. Seto, M. Watanabe,
      NASA/ESA Conference on Adaptive Hardware and Systems, June, 2010.
    6. Best System Integration Award, M. Watanabe, D. Seto, S. Kubota,
      IEEE International Symposium on System Integration, Dec., 2008.

      • Best Poster Award (2)
    7. Best Poster Award, M. Watanabe,
      International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, June, 2013.
    8. Best Poster Award, D. Seto, M. Watanabe,
      IEEE International Symposium on Micro-NanoMechatronics and Human Science, Nov., 2009.

      • Best Student Paper Award (2)
    9. Best Student Paper Award, Yoshizumi Ito,
      IEEE International Conference on Aerospace Electronics and Remote Sensing Technology, Dec., 2015.
    10. Best Student Paper Award, M. Seo,
      International Conference on Space Optical Systems and Applications, May, 2014.

      • FPGAデザインコンテスト(国際大会)の受賞
    11. (世界一位) Champion in FPGA Design Contest 2017,
      T. Fujimori, Y. Ito, R. Terada, S. Fujisaki, T. Hatamochi, H. Shinba, M. Watanabe,
      International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, July, 2017.
    12. (世界一位) First Place in FPGA Design Competition 2016,
      T. Fujimori, Y. Ito, R. Terada, S. Fujisaki, T. Hatamochi, H. Shinba, M. Watanabe,
      International Conference on Field-Programmable Technology, Dec. 2016.
    13. (世界一位) First Place of the Limited Category in the FPGA Design Competition,
      T. Fujimori, Y. Ito, T. Akabe, M. Watanabe,
      International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies , July, 2016.
    14. (世界一位) First Place of the Unlimited Category in the FPGA Design Competition,
      T. Fujimori, Y. Ito, T. Akabe, M. Watanabe,
      International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, July, 2016.
    15. (世界一位) First Place in FPGA Design Competition 2015,
      T. Fujimori, T. Akabe, Y. Ito, K. Akagi, S. Furukawa, A. Tanibata, M. Watanabe,
      International Conference on Field-Programmable Technology, Dec. 2015.
    16. (世界一位) First Place in the MathWorks Blokus Duo Design Contest,
      T. Fujimori, M. Seo, K. Akagi, S. Furukawa, H. Ito, M. Watanabe,
      International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, June, 2015.
    17. (世界一位) Winner of the Open League in FPGA Design Contest 2014 AISO CUP,
      T. Fujimori, M. Seo, K. Akagi, R. Moriwaki, T. Yoza, Y. Torigai, M. Watanabe,
      International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, June, 2014.
    18. (世界一位) Champion of the Regulation League in FPGA Design Contest 2014 AISO CUP,
      T. Fujimori, M. Seo, K. Akagi, R. Moriwaki, T. Yoza, Y. Torigai, M. Watanabe,
      International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, June, 2014.
    19. (世界一位) HDL Champion of the Regulation League in FPGA Design Contest 2014 AISO CUP,
      T. Fujimori, M. Seo, K. Akagi, R. Moriwaki, T. Yoza, Y. Torigai, M. Watanabe,
      International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, June, 2014.
    20. (世界一位) First Place in ICFPT Design Competition 2013,
      T. Yoza, R. Moriwaki, Y. Torigai, Y. Kamikubo, T. Kubota, T. Watanabe, T. Fujimori, H. Ito, M. Seo, K. Akagi, Y. Yamaji, M. Watanabe,
      IEEE International Conference on Field-Programmable Technology, Dec. 2013.
    21. (世界一位) First Place in FPGA Design Contest 2013 AISO CUP HDL,
      T. Yoza, R. Moriwaki, Y. Torigai, Y. Kamikubo, T. Kubota, T. Watanabe, T. Fujimori, H. Ito, M. Seo, K. Akagi, Y. Yamaji, M. Watanabe,
      IEEE International Conference on Field-Programmable Technology, Dec. 2013.
    22. (世界一位) First Place in ICFPT Design Competition 2012,
      R. Moriwaki, T. Yoza, Y. Kamikubo, Y. Torigai, A. Tanikawa, T. Kubota, H. Ito, Y. Shirahashi, M. Watanabe,
      IEEE International Conference on Field-Programmable Technology, Dec. 2012.
    23. (世界一位) First Place in FPGA Design Contest 2012 Connect6 Revenge,
      R. Moriwaki, T. Yoza, T. Watanabe, Y. Kamikubo, Y. Torigai, Y. Shirahashi, H. Ito, T. Kubota, A. Tanikawa, Y. Yamaji, Y. Aoyama, M. Seo, M. Watanabe,
      International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, June, 2012.
    24. (世界一位) First Place in ICFPT Design Competition 2011,
      T. Watanabe, R. Moriwaki, Y. Yamaji, Y. Kamikubo, Y. Torigai, Y. Nihira, T. Yoza, Y. Ueno, Y. Aoyama, M. Watanabe,
      “An FPGA Connect6 Solver with a Two-Stage Pipelined Evaluation,”
      IEEE International Conference on Field-Programmable Technology, Dec. 2011.
    25. (世界二位) Second Prize in FPGA Design Contest 2014,
      T. Fujimori, R. Moriwaki, M. Seo, K. Akagi, H. Ito, T. Kubota, S. Furukawa, M. Watanabe,
      International Conference on Field-Programmable Technology, Dec. 2014.
    26. (世界二位) Second Place in ICFPT Design Competition 2010,
      T. Mabuchi, T. Watanabe, R. Moriwaki, Y. Aoyama, A. Gundjalam, Y. Yamaji, H. Nakada, M Watanabe,
      IEEE International Conference on Field-Programmable Technology, Dec. 2010.
    27. (世界三位) Third Prize in FPGA Design Contest 2014,
      T. Fujimori, R. Moriwaki, M. Seo, K. Akagi, H. Ito, T. Kubota, S. Furukawa, M. Watanabe,
      International Conference on Field-Programmable Technology, Dec. 2014.

      • FPGAデザインコンテスト(国内大会)の受賞
    28. (日本一位) エンベデッド部門 優勝
      第7回 相磯秀夫杯 デザインコンテスト(The 2nd RECONF/CPSY/ARC/GI Trax デザインコンペティション),
      藤森卓巳,伊藤芳純,渡邊実,FIT2016 第15回情報科学技術フォーラム イベント企画,2016年9月.
    29. (日本一位) 一般部門 優勝
      第7回 相磯秀夫杯 デザインコンテスト(The 2nd RECONF/CPSY/ARC/GI Trax デザインコンペティション),
      藤森卓巳,伊藤芳純,渡邊実,FIT2016 第15回情報科学技術フォーラム イベント企画,2016年9月.
    30. (日本一位) エンベデッド部門 優勝
      第6回 相磯秀夫杯 デザインコンテスト(The 1st RECONF/CPSY/ARC/GI Trax デザインコンペティション),
      藤森卓巳,赤部知也,伊藤芳純,瀬尾真人,赤木昂太,古川晋也,渡邊実,FIT2015 第14回情報科学技術フォーラム イベント企画,2015年9月.
    31. (日本一位) 一般部門 優勝
      第6回 相磯秀夫杯 デザインコンテスト(The 1st RECONF/CPSY/ARC/GI Trax デザインコンペティション),
      藤森卓巳,赤部知也,伊藤芳純,瀬尾真人,赤木昂太,古川晋也,渡邊実,FIT2015 第14回情報科学技術フォーラム イベント企画,2015年9月.
    32. (日本一位) 優勝,第3回相磯秀夫杯FPGAデザインコンテスト,
      森脇烈,余座貴志,渡邊貴弘,鳥飼勇希,上窪勇貴,山地勇一郎,窪田貴之,伊藤宏幸,渡邊実,
      電子情報通信学会・リコンフィギャラブルシステム研究会,2013年9月.
    33. (日本一位) 優勝,第1回相磯秀夫杯FPGAデザインコンテスト,
      渡辺貴弘,森脇烈,山地勇一郎,上窪勇貴, 鳥飼勇希,仁平優基,余座貴志,上野由美子,青山裕司,渡邊実,
      電子情報通信学会・リコンフィギャラブルシステム研究会,2011年11月.

      • その他の賞
    34. 卓越研究者(静岡大学),渡邊実,2014年1月.
    35. 優秀賞,森田 裕宣,渡邊実,
      「ホログラム閾値可変によるMEMSダイナミック光再構成型ゲートアレイの動作効率改善法」,
      第8回 情報学ワークショップ(WiNF 2010), 2010年12月.
    36. 2005ベストセッション講演賞,「動的再構成によるシステムの実現」,
      渡邊実,小林,システムインテグレーション,計測自動制御学会,2005年12月18日
    37. Finalist Commendation, The Takeda Techno-Entrepreneurship Award, “Development of an optically reconfigurable gate array and implementation of a reconfigurable processor”,
      M. Watanabe, F. Kobayashi, J. Ohtsubo, T. Otsuji, Takeda Foundation, December, 2001.

      • 学生の受賞
    38. VDEC デザインアワード 優秀賞, 「耐放射線FPGA」,東京大学 大規模集積システム設計教育センター,藤森卓巳,2018年9月28日.
    39. 学生研究奨励賞, 社団法人電子情報通信学会東海支部, 榛葉大樹, 2018年6月.
    40. 学生研究奨励賞, 社団法人電子情報通信学会東海支部, 伊藤芳純, 2017年6月.
    41. 学生研究奨励賞, 社団法人電子情報通信学会東海支部, 赤部知也, 2016年6月.
    42. 学生研究奨励賞, 社団法人電子情報通信学会東海支部, 瀬尾真人, 2015年6月.
    43. 学生研究奨励賞, 社団法人電子情報通信学会東海支部, 藤森 卓巳, 2014年6月.
    44. 学生研究奨励賞, 社団法人電子情報通信学会東海支部, 上窪 勇貴, 2014年6月.
    45. 優秀卒業研究発表賞,電子情報通信学会 東海支部 卒業研究発表会,瀬尾真人,2014年3月.
    46. 学生研究奨励賞, 社団法人電子情報通信学会東海支部, 余座貴志, 2013年6月.
    47. 学生研究奨励賞, 社団法人電子情報通信学会東海支部, 伊藤宏幸, 2013年6月.
    48. 優秀ポスター賞,電子情報通信学会・総合大会「ISS特別企画・学生ポスターセッション」,山地勇一郎,2013年3月.
    49. 学生研究奨励賞, 社団法人電子情報通信学会東海支部, 山地勇一郎, 2012年6月.
    50. 学生奨励賞,情報処理学会・全国大会,渡辺貴弘,2012年3月.
    51. テレコムシステム技術学生賞,財団法人 電気通信普及財団,久保田 慎也,2012年3月.
    52. 社会人基礎力準大賞,社会人基礎力育成グランプリ2012決勝大会,日本経済新聞社(経済産業省),上野 由美子, 渡辺 貴弘,仁平優基,森脇烈,山地勇一郎,上窪勇貴,鳥飼勇希,余座貴志,青山裕司,渡邊 実,2012年2月.
    53. デザインガイヤポスター賞,デザインガイア(電子情報通信学会・情報処理学会),余座 貴志,2011年11月.
    54. 優秀賞,社会人基礎力育成グランプリ・関東地区大会,日本経済新聞社(経済産業省),上野 由美子,渡辺 貴弘, 仁平優基,森脇烈,山地勇一郎,上窪勇貴,鳥飼勇希,余座貴志,青山裕司,渡邊 実,2011年11月.
    55. 国際会議研究発表者賞,電子情報通信学会・東海支部,森脇 烈,2011年10月.
    56. SLDM研究会優秀発表学生賞,社団法人情報処理学会システムLSI設計技術研究会,森田 裕宣,2011年8月.
    57. 学生研究奨励賞, 社団法人電子情報通信学会東海支部, 森脇 烈, 2011年6月.
    58. テレコムシステム技術学生賞,財団法人 電気通信普及財団,間渕 隆之,2011年3月.
    59. 電気学会東海支部長賞,社団法人 電気学会東海支部, 渡邊 貴弘,2011年3月.
    60. 優秀卒業研究発表賞, 社団法人 電子情報通信学会東海支部, 渡邊 貴弘,2011年3月.
    61. 奨励賞,計測自動制御学会 中部支部, 間渕 隆之,2011年1月.
    62. 連合大会奨励賞,電気関係学会東海支部連合大会,間渕 隆之,2011年1月.
    63. 優秀賞,第8回情報学ワークショップ(WiNF2010), 森田 裕宣,2010年12月.
    64. 優秀学生顕彰 優秀賞,日本学生支援機構,渡邊 貴弘,2010年12月.
    65. SLDM研究会優秀発表学生賞, 社団法人情報処理学会システムLSI設計技術研究会, 久保田 慎也, 2010年9月.
    66. 学生研究奨励賞, 社団法人電子情報通信学会東海支部, 森田 裕宣, 2010年6月.
    67. 学生論文奨励賞,情報処理学会東海支部,瀬戸 大作,2010年5月.
    68. 奨励賞,計測自動制御学会 中部支部, 中島 真央,2010年1月.
    69. 連合大会奨励賞,電気関係学会東海支部連合大会,瀬戸 大作,2010年1月.
    70. IEEE学生奨励賞,電気関係学会東海支部連合大会,中島 真央,2010年1月.
    71. デザインガイアポスタ賞,デザインガイア,瀬戸 大作,2009年12月.
    72. デザインガイアポスタ賞,デザインガイア,中島 真央,2009年12月.
    73. 学生研究奨励賞, 社団法人電子情報通信学会東海支部, 中島 真央, 2009年6月.
    74. 学生研究奨励賞, 社団法人電子情報通信学会東海支部, 久保田 慎也, 2009年6月.
    75. IEEE Nagoya Section Excellent Student Award, IEEE Nagoya Section, S.
      Kato, March, 2009.
    76. 最優秀卒業研究発表賞, 社団法人電子情報通信学会東海支部, 加藤 進一, 2009年3月.
    77. 第133回SLDM研究会優秀発表学生賞, 社団法人情報処理学会システムLSI設計技術研究会, 瀬戸 大作, 2008年8月.
    78. 第133回SLDM研究会優秀発表学生賞, 社団法人情報処理学会システムLSI設計技術研究会, 中島 真央, 2008年8月.
    79. 学生研究奨励賞, 社団法人電子情報通信学会東海支部, 瀬戸 大作, 2008年6月.
    80. IEEE Nagoya Section Excellent Student Award, IEEE Nagoya Section, D. Seto, March, 2008.
    81. 計測自動制御学会九州支部奨励賞,「ダイナミック光再構成型ゲートアレイ」,深川,渡邊,小林,第11回計測自動制御学会九州支部講義会予稿, 103B-5, 2006.
    82. 計測自動制御学会九州支部奨励賞,「0.18umプロセスによる差分光再構成型ゲートアレイVLSI」,志岐,渡邊,小林,第24回計測自動制御学会九州支部学術講演会予稿,pp. 143-144,2005.
    83. 計測自動制御学会九州支部奨励賞,「位相補間によるPLLの特性改善」,井上,小林,渡邊,第24回計測自動制御学会九州支部学術講演会予稿,202A6,2005.
      • 学内の受賞
    84. 工学研究科長賞,静岡大学,瀬尾真人,2014年11月.
    85. 工学研究科長賞,静岡大学,赤木昂太,2014年11月.
    86. 工学研究科長賞,静岡大学,藤森卓巳,瀬尾真人,赤木昂太,2014年11月.
    87. 創造科学技術大学院長賞,静岡大学,森脇烈,2014年9月.
    88. 浜松工業会学習奨励賞, 浜松工業会,瀬尾真人, 2014年,3月
    89. 学長賞,静岡大学,森脇烈,余座貴志,鳥飼勇希,上窪勇貴,窪田貴之,藤森卓巳,伊藤宏幸,赤木昂太,瀬尾真人,2014年3月.
    90. 学長賞「国際会議ICFPT世界一」,静岡大学,森脇烈,余座貴志,上窪勇貴,鳥飼勇希,谷川彰,窪田貴之,伊藤宏幸,白橋侑弥,2013年3月.
    91. 学長賞「国際会議ICFPT世界一」,静岡大学,渡辺貴弘,森脇烈,山地勇一郎,上窪勇貴,鳥飼勇希,仁平優基,余座貴志,上野由美子,青山裕司,2012年3月.
    92. 学長賞「研究」,静岡大学,渡辺 貴弘,2012年3月.
    93. 学部長賞,静岡大学工学部,瀬戸 大作,2010年3月.


    ■国際会議論文

    1. Toru Yoshinaga, Minoru Watanabe, “Optically Reconfigurable Gate Array with a triple modular redundancy,”
      International Conference on Space Science and Communication, Johor, Malaysia, July, 2019.
    2. Takumi Fujimori, Minoru Watanabe, “A 1.15 Grad total-ionizing-dose tolerance parallel operation oriented optically reconfigurable gate array VLSI,”
      IEEE International Workshop on Metrology for AeroSpace, Torino, Italy, June, 2019.
    3. Shinya Fujisaki, Takumi Fujimori, Minoru Watanabe,
      “An optically reconfigurable gate array workable under a strong gamma radiation environment ,”
      IEEE- Workshop on Microelectronics and Electron Devices, Boise State University, USA, April, 2019.
    4. M. Watanabe, “1 Grad radiation-hardened optoelectronic embedded system,”
      IEEE Workshop on Silicon Errors in Logic – System Effects, Stanford, California, USA, March, 2019.
    5. T. Fujimori, M. Watanabe, “Soft-error tolerance of an optically reconfigurable gate array VLSI,”
      INTERNATIONAL CONFERENCE ON SYSTEMS ENGINEERING, pp. 1-6, Sydney, Australia, Dec., 2018.
      DOI: 10.1109/ICSENG.2018.8638203 (IEEE Xplore)
    6. M. Watanabe, “Radiation-hardened optically reconfigurable gate array,” Fukushima Research Conference “Radiation Hardness and Smartness in Remote Technology for Nuclear Decommissioning”, Fukushima, Japan, Nov., 2018.
    7. T. Hatamochi, M. Watanabe, “Radiation-hardened motor controller,” Fukushima Research Conference “Radiation Hardness and Smartness in Remote Technology for Nuclear Decommissioning”, Fukushima, Japan, Nov., 2018.
    8. T. Yoshinaga, M. Watanabe, “Triple modular redundancy optically reconfigurable gate array,” Fukushima Research Conference “Radiation Hardness and Smartness in Remote Technology for Nuclear Decommissioning”, Fukushima, Japan, Nov., 2018.
    9. Y. Takaki, M. Watanabe, K. Sano, “Full-hardware robot controller,” Fukushima Research Conference “Radiation Hardness and Smartness in Remote Technology for Nuclear Decommissioning”, Fukushima, Japan, Nov., 2018.
    10. Masaki Watanabe,  Minoru Watanabe, “Many modular redundancy implementation on CPLD,” Fukushima Research Conference “Radiation Hardness and Smartness in Remote Technology for Nuclear Decommissioning”, Fukushima, Japan, Nov., 2018.
    11. Shinya Fujisaki, Minoru Watanabe, “Radiation-hardened power supply unit,” Fukushima Research Conference “Radiation Hardness and Smartness in Remote Technology for Nuclear Decommissioning”, Fukushima, Japan, Nov., 2018.
    12. Y. Takaki, M. Watanabe, “An optically reconfigurable gate array using four liquid crystal spatial light modulators,”
      IEEE CPMT Symposium Japan, pp. 185 – 188, Kyoto Univ., Nov., 2018.
      DOI: 10.1109/ICSJ.2018.8602907 (IEEE Xplore)
    13. T. Fujimori, M. Watanabe, “Total-Ionizing-Dose Tolerance of the configuration function of MAX3000A CPLDs,”
      Data Workshop, pp. ***-***, Göteborg, Sweden, Sep., 2018.
    14. S. Fujisaki, M. Watanabe, “Radiation-hardened stabilized power supply unit based on a lithiumion battery,”
      Radiation and its Effects on Components and Systems conference, pp. ***-***, Göteborg, Sweden, Sep., 2018.
    15. A Ogiwara, M. Toda, M. Watanabe, H. Kakiuchida, “Effects of radiation exposure on volume gratings formed in liquid crystal composites,” 2018 KJF International Conference on Organic Materials for Electronics and Photonics, p. 66, Gifu, Japan, Sep.  2018.
    16. S. Fujisaki, M. Watanabe, “Ultrasonic sensor system with a 94 Mrad total-ionizing-dose tolerance,”  IEEE International Conference on Semiconductor Electronics, pp. 263-266 , Kuala Lumpur, Malaysia, Aug., 2018.
      DOI: 10.1109/SMELEC.2018.8481328 (IEEE Xplore)
    17. T. Fujimori, M. Watanabe, “A 400 Mrad radiation-hardened optoelectronic embedded system with a silver-halide holographic memory,”
      NASA/ESA Conference on Adaptive Hardware and Systems, pp. 218 – 224 , Edinburgh, UK, Aug., 2018.
      DOI: 10.1109/AHS.2018.8541375 (IEEE Xplore)
    18. Toda, A. Ogiwara, M. Watanabe, “Tolerance of radiation exposure on volume gratings using liquid crystal composites, 27th International Liquid Crystal Conference (ILCC2018), pp. P4-C2-47, Kyoto, Japan, 2018.
    19. T. Fujimori, M. Watanabe, “High total-ionizing-dose tolerance field programmable gate array,”
      IEEE International Symposium on Circuits and Systems, pp. 1-4, May, 2018.
      DOI: 10.1109/ISCAS.2018.8351543 (IEEE Xplore)
    20. T. Fujimori, M. Watanabe, “A 603 Mrad total-ionizing-dose tolerance optically reconfigurable gate array VLSI,”
      International Conference on Signals and Systems, pp. 249 – 254, Bali, Indonesia, May, 2018.
      DOI: 10.1109/ICSIGSYS.2018.8372766 (IEEE Xplore)
    21. T. Fujimori, M. Watanabe, “An 807 Mrad total dose tolerance of an optically reconfigurable gate array VLSI,”
      IEEE Workshop on Silicon Errors in Logic – System Effects, Boston, Massachusetts, USA, April, 2018.
    22. H. Shinba, M. Watanabe, “FFT implementation using mono-instruction set computer architecture,”
      Second Workshop on Pioneering Processor Paradigms, Vienna, Austria, Feb., 2018.
    23. A. Ogiwara, M. Watanabe, Y. Ito, “Resistance Evaluation of Holographic Polymer-Dispersed Liquid Crystal Memory for Gamma-Ray Irradiation,”
      Microoptics Conference (MOC’17), pp. 200-201, Tokyo, Japan, Nov., 2017.
      DOI: 10.23919/MOC.2017.8244556 (IEEE Xplore)
    24. S. Fujisaki, M. Watanabe, “Optically reconfigurable gate array driven by a lithium-ion battery,”
      IEEE CPMT Symposium Japan, pp. 227-230, Kyoto Univ., Nov., 2017.
      DOI:10.1109/ICSJ.2017.8240123  (IEEE Xplore)
    25. Y. Ito, M. Watanabe, “FPGA Hardware Accelerator for Holographic Memory Calculations for Optically Reconfigurable Gate Arrays,”
      IEEE International Conference on Space Optical Systems and Applications, pp. 146-149, Okinawa, Japan, Nov., 2017.
      DOI:10.1109/ICSOS.2017.8357225  (IEEE Xplore)
    26. T. Fujimori, M. Watanabe, “Holographic memory calculation FPGA accelerator for optically reconfigurable gate array,”
      IEEE International Conference on Dependable, Autonomic and Secure Computing, pp. 620-625, Orlando, USA, Nov., 2017.
      DOI:10.1109/DASC-PICom-DataCom-CyberSciTec.2017.109 (IEEE Xplore)
    27. T. Fujimori, M. Watanabe, Radiation Tolerance Demonstration of High-Speed Scrubbing on an Optically Reconfigurable Gate Array,”
      IEEE International System-on-Chip Conference, pp. 91 – 95, Munich, Germany, Aug., 2017.
      DOI: 10.1109/SOCC.2017.8226014(IEEE Xplore)
    28. T. Fujimori, M. Watanabe, “Asynchronous optical bus for optical VLSIs,”
      International Conference on Innovative Computing Technology, pp. 162 – 166, Luton, UK, Aug., 2017.
      DOI: 10.1109/INTECH.2017.8102440(IEEE Xplore)
    29. T. Fujimori, M. Watanabe, “Multi-context scrubbing method,”
      IEEE International Midwest Symposium on Circuits and Systems, pp. 1548 – 1551, Boston, USA, Aug., 2017.
      DOI: 10.1109/MWSCAS.2017.8053231(IEEE Xplore)
    30. Y. Ito, M. Watanabe, A. Ogiwara “500 Mrad total-ionizing-dose tolerance of a holographic memory on an optical FPGA,”
      NASA/ESA Conference on Adaptive Hardware and Systems, pp. 167-171, Pasadena, USA, July, 2017.
      DOI: 10.1109/AHS.2017.8046374 (IEEE Xplore)
    31. M. Watanabe, “Development of a radiation-hardened embedded system used for robots decommissioning nuclear reactors,” ACTINIDES2017, July, 2017.
    32. T. Fujimori, M. Watanabe, “High-speed scrubbing based on asynchronous optical configuration,”
      IEEE International Conference on Opto-Electronic Information Processing, pp. 74 – 78, Singapore, July, 2017.
      DOI: 10.1109/OPTIP.2017.8030702 (IEEE Xplore)
    33. T. Fujimori, M. Watanabe, “Gate Density Advantage of Parallel -Operation-Oriented FPGA Architecture,”
      National Aerospace & Electronics Conference, pp. 155-158, Dayton, USA, June, 2017.
      DOI: 10.1109/NAECON.2017.8268761 (IEEE Xplore)
    34. T. Hatamochi, M. Watanabe, “Radiation tolerance experiments for a motor controller,”
      International Symposium on Next-Generation Electronics, pp. 1-2, Keelung, Taiwan, May, 2017.
      DOI:10.1109/ISNE.2017.7968747 (IEEE Xplore)
    35. R. Terada, M. Watanabe, “Error injection analysis for triple modular and penta-modular redundancies,”
      International Symposium on Next-Generation Electronics, pp. 1-4, Keelung, Taiwan, May, 2017.
      DOI: 10.1109/ISNE.2017.7968746 (IEEE Xplore)
    36. Y. Ito, M. Watanabe , A. Ogiwara, “300 Mrad total-ionizing-dose tolerance of a holographic memory on an optically reconfigurable gate array,”
      International Symposium on Next-Generation Electronics, pp. 1-3, Keelung,Taiwan, May, 2017.
      DOI: 10.1109/ISNE.2017.7968743 (IEEE Xplore)
    37. H. Shinba and Minoru Watanabe, “Optically reconfigurable gate array platform for Mono-instruction set computer architecture,”
      IEEE Annual Computing and Communication Workshop and Conference, pp. 1-4, Las Vegas, USA, Jan., 2017.
      DOI: 10.1109/CCWC.2017.7868473 (IEEE Xplore)
    38. Y. Ito, M. Watanabe, A. Ogiwara, “A 200 Mrad radiation tolerance of a polymer-dispersed liquid crystal holographic memory,”
      IEEE International Conference on Data Science and Systems, pp. 1534 – 1535, Sydney, Australia, Dec., 2016.
      DOI: 10.1109/HPCC-SmartCity-DSS.2016.0219 (IEEE Xplore)
    39. T. Fujimori, M. Watanabe, “Compilation time advantage of parallel-operation-oriented optically reconfigurable gate arrays,”
      International Conference on Advanced Mechatronic Systems, pp. 306-311, Melbourne, Australia, Nov., 2016.
      DOI: 10.1109/ICAMechS.2016.7813465 (IEEE Xplore)
    40. T. Akabe, M. Watanabe, “A 300 Mrad total-ionizing dose experiment of lasers used for holographic memories,”
      International Conference On Advances in Computing, Electronics and Electrical Technology, pp. 17-20, Kuala Lumpur, Malaysia, Nov., 2016.
    41. B. Ramanathan, M. Watanabe, “Photodiode sensitivity measurement methodology using a low light intensity for optically reconfigurable gate arrays,”
      International conference on computer science & education, pp. 454-457, Nagoya, Japan, Aug., 2016.
      DOI: 10.1109/ICCSE.2016.7581623 (IEEE Xplore)
    42. S. Furukawa, I.S.A. Halim, M. Watanabe, F. Kobayashi,
      “Direct optical communication on an optically reconfigurable gate array,”
      International Conference on Future Generation Communication Technologies, pp. 17-20, Luton, UK, Aug., 2016.
      DOI: 10.1109/FGCT.2016.7605065 (IEEE Xplore)
    43. T. Fujimori, M. Watanabe, “Radiation tolerance of a MEMS mirror device,”
      International Conference on Optical MEMS and Nanophotonics, pp. 1-2, Singapore, July, 2016.
      DOI: 10.1109/OMN.2016.7565925 (IEEE Xplore)
    44. Y. Ito, M. Watanabe, A. Ogiwara, “Demonstrating a holographic memory having 100 Mrad total-ionizing-dose tolerance,”
      International Conference on Mechanical and Aerospace Engineering, pp. 377 – 380, London, UK, July, 2016.
      DOI: 10.1109/ICMAE.2016.7549569 (IEEE Xplore)
    45. T. Fujimori, M. Watanabe, “Architecture-independence negative logic implementation for optically reconfigurable gate arrays,”
      International Conference on Mechanical and Aerospace Engineering, pp. 381 – 385, London, UK, July, 2016.
      DOI: 10.1109/ICMAE.2016.7549570 (IEEE Xplore)
    46. K. Akagi, M. Watanabe, “A 180 Mrad Total-Ionizing Dose Experiment for Laser Arrays on Optically Reconfigurable Gate Arrays,”
      25th Annual Single Event Effects (SEE) Symposium, San Diego, USA, May, 2016.
    47. T. Fujimori, M. Watanabe, “Full FPGA Game Machine,”
      IEEE International Conference on Consumer Electronics, pp.431-432, Las Vegas, USA, Jan., 2016.
      DOI: 10.1109/ICCE.2016.7430678 (IEEE Xplore)
    48. T. Akabe, M. Watanabe, “Reconfiguration performance recovery method on optically reconfigurable gate arrays,”
      International Conference on VLSI Design, pp. 603-604, Kolkata, India, Jan., 2016.
      DOI: 10.1109/VLSID.2016.67 (IEEE Xplore)
    49. M. Watanabe, “Sustainable advantage of a parallel configuration in an optical FPGA,”
      IEEE/SICE International Symposium on System Integration, pp. 807-810, Nagoya, Japan, Dec., 2015.
      DOI: 10.1109/SII.2015.7405083 (IEEE Xplore)
    50. M. Seo, M. Watanabe, “Optically Reconfigurable Gate Array Prototype System,”
      The 1st RIS-MJIIT Workshop on Renewable and Sustainable Integrated Systems, 2015.
    51. K. Akagi, M. Watanabe, “Radiation tolerance experiments of a laser array on an optically reconfigurable gate array,”
      The 1st RIS-MJIIT Workshop on Renewable and Sustainable Integrated Systems, 2015.
    52. T. Fujimori, T. Akabe, Y. Ito, K. Akagi, S. Furukawa, H. Shinba, A. Tanibata, M. Watanabe,
      “FPGA Trax Solver based on a Neural Network Design,”
      International Conference on Field-Programmable Technology, pp. 260-263, Queenstown, New Zealand, Dec. 2015.
      DOI: 10.1109/FPT.2015.7393119 (IEEE Xplore)
    53. Yoshizumi Ito, M. Watanabe, “Triple modular redundancy on parallel-operation-oriented optically reconfigurable gate arrays,”
      IEEE International Conference on Aerospace Electronics and Remote Sensing Technology, pp. 1-6, Bali, Indonesia, Dec. 2015.
      DOI: 10.1109/ICARES.2015.7429829 (IEEE Xplore)
    54. M. Watanabe, “Total-ionizing-dose tolerance analysis of an optically reconfigurable gate array VLSI,”
      IEEE International Conference on Aerospace Electronics and Remote Sensing Technology, pp. 1-4, Bali, Indonesia, Dec. 2015.
      DOI: 10.1109/ICARES.2015.7429832 (IEEE Xplore)
    55. M. Watanabe, “Fresnel Lens Radiation Shield for Photodiode,”
      IEEE International Conference on Space Optical Systems and Applications, pp. 1-2, New Orleans, USA, Oct. 2015.
      DOI: 10.1109/ICSOS.2015.7425088 (IEEE Xplore)
    56. K. Akagi, M. Watanabe, “100 Mrad Total-Ionizing Dose Tolerance Experiment of a Laser Array,”
      IEEE International Conference on Space Optical Systems and Applications, pp. 1-3, New Orleans, USA, Oct. 2015.
      DOI: 10.1109/ICSOS.2015.7425076 (IEEE Xplore)
    57. M. Watanabe, “Triple Modular Redundancy on Parallel-Operation- Oriented FPGA Architectures for Optical Communications,”
      IEEE International Conference on Space Optical Systems and Applications, pp. 1-4, New Orleans, USA, Oct. 2015.
      DOI: 10.1109/ICSOS.2015.7425070 (IEEE Xplore)
    58. Hiroyuki Ito, M. Watanabe, “Total-Ionizing Dose Tolerance of the Serial Configuration on Cyclone II FPGA,”
      IEEE International Conference on Space Optical Systems and Applications, pp. 1-4, New Orleans, USA, Oct. 2015.
      DOI: 10.1109/ICSOS.2015.7425067 (IEEE Xplore)
    59. K. Akagi, M. Watanabe, “Investigating the radiation tolerance of a laser array for an optically reconfigurable gate array,”
      Microoptics Conference (MOC’15), pp. 1-2, Fukuoka, Japan, Oct. 2015.
      DOI: 10.1109/MOC.2015.7416484 (IEEE Xplore)
    60. A. Ogiwara, M. Watanabe, “Effect of laser exposure condition on formation of holographic memory by angle-multiplexing recording using liquid crystal composites,”
      Microoptics Conference (MOC’15), pp. 1-2, Fukuoka, Japan, Oct. 2015.
      DOI: 10.1109/MOC.2015.7416433 (IEEE Xplore)
    61. A. Ogiwara, M. Watanabe, “Formation of Holographic Memory by Angle-multiplexing Recording in Liquid Crystal Composites,”
      Conference on Lasers and Electro-Optics Pacific Rim (CLEO-PR), Vol. 3, pp. 1-2, Busan, Korea, Aug. 2015.
      DOI: 10.1109/CLEOPR.2015.7376567 (IEEE Xplore)
    62. M. Watanabe, T. Fujimori, “Holographic scrubbing technique for a programmable gate array,”
      NASA/ESA Conference on Adaptive Hardware and Systems, pp. 1-5, Montreal, Canada, June, 2015.
      DOI: 10.1109/AHS.2015.7231161 (IEEE Xplore)
    63. T. Fujimori, M. Watanabe,
      “Radiation-hardened Optically Reconfigurable Gate Array Using a Negative Logic Configuration without Necessity of a Dedicated VLSI,”
      24th Annual Single Event Effects (SEE) Symposium, San Diego, USA, May, 2015.
    64. M. Watanabe,
      “Design of a parallel-operation-oriented FPGA,”
      International Symposium on Next-Generation Electronics, pp. 1 -4, Taipei, Taiwan, May, 2015.
      DOI: 10.1109/ISNE.2015.7132021 (IEEE Xplore)
    65. K. Akagi, M. Watanabe,
      “High-resolution configuration of optically reconfigurable gate arrays,”
      International Symposium on Next-Generation Electronics, pp. 1-4, Taipei, Taiwan, May, 2015.
      DOI: 10.1109/ISNE.2015.7131967 (IEEE Xplore)
    66. R. Moriwaki, H. Ito, K. Akagi, M. Watanabe, A. Ogiwara, H. Makawa,
      “Total ionizing dose effects of optical components on an optically reconfigurable gate array,”
      International Workshop on Applied Reconfigurable Computing, Lecture Notes in Computer Science, Vol. 9040, pp. 393-400, Bochum, Germany, April, 2015.
      DOI: 10.1007/978-3-319-16214-0_35 (Sprinter Link)
    67. T. Fujimori, M. Watanabe,
      “Parallel-Operation-Oriented Optically Reconfigurable Gate Array,”
      GI/ITG International Conference on Architecture of Computing Systems, Lecture Notes in Computer Science, Vol. 9017, pp. 3-14, Porto, Portugal, March, 2015.
      DOI: 10.1007/978-3-319-16086-3_1 (Sprinter Link)
    68. R. Moriwaki, H. Ito, M. Watanabe, A. Ogiwara, H. Maekawa,
      “Radiation tolerance of optically reconfigurable gate arrays,”
      International Symposium Toward the Future of Advanced Researches in Shizuoka University, Shizuoka, Japan, Jan., 2015.
    69. M. Watanabe, S. Kawahito,
      “Radiation tolerance experiment for a dynamically reconfigurable vision architecture,”
      International Conference on Advances in Computing, Electronics and Electrical Technology, pp. 1-4, Kuala Lumpur, Malaysia, Dec., 2014.
    70. M. Watanabe,
      “A parallel-operation-oriented FPGA architecture,”
      International Symposium on Highly Efficient Accelerators and Reconfigurable Technologies, pp. 123-126, Sendai, Japan, June, 2014.
    71. T. Fujimori, M. Watanabe,
      “Radiation tolerance of color configuration on an optically reconfigurable gate array,”
      Reconfigurable Architectures Workshop, pp. 205-210, Phoenix, USA, May, 2014.
      DOI: 10.1109/IPDPSW.2014.27 (IEEE Xplore)
    72. R. Moriwaki, H. Maekawa, A. Ogiwara, M. Watanabe,
      “An optically reconfigurable gate array with an angle-multiplexed holographic memory,”
      IEEE/ACM Great Lake Symposium on Very Large Scale Integrated circuits, pp. 341-346, Texas, USA, May, 2014.
      DOI: 10.1145/2591513.2591597 (ACM DIGITAL LIBRARY)
    73. Y. Kamikubo, M. Watanabe, Shoji Kawahito,
      “Image recognition system using an optical Fourier transform on a dynamically reconfigurable vision architecture,”
      IEEE International Symposium on Circuits and Systems, pp. 1528 – 1531, Melbourne, Australia, June, 2014.
      DOI: 10.1109/ISCAS.2014.6865438 (IEEE Xplore)
    74. M. Seo and M. Watanabe,
      “Dependable optically differential reconfigurable gate array,”
      International Conference on Space Optical Systems and Applications, CD-ROM (6 pages), Kobe, Japan, May, 2014.
      WEB open access
    75. T. Yoza, M. Watanabe,
      “Enhanced radiation tolerance of an optically reconfigurable gate array by exploiting an inversion/ non-inversion implementation,”
      International Workshop on Applied Reconfigurable Computing, Lecture Notes in Computer Science, Vol. 8405, pp. 156-166, Algarve, Portugal, April, 2014.
      DOI: 10.1007/978-3-319-05960-0_14 (Sprinter Link)
    76. K. Akagi, M. Watanabe,
      “A high-density optically reconfigurable gate array VLSI using variable holographic memory patterns,”
      International Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems, Hawaii, USA, March, 2014.
    77. A. Ogiwara, H. Maekawa, M. Watanabe, R. Moriwaki,
      “Formation of holographic memory for optically-reconfigurable gate array by angle-multiplexing recording of multi-circuit information in liquid-crystal composites,”
      Proceedings of SPIE, Vol. 9004, pp. 90040M-1-90040M-8, San Francisco, USA, Feb., 2014.
      DOI: 10.1109/CLEOPR.2015.7376567 (IEEE Xplore)
    78. T. Yoza, R. Moriwaki, Y. Torigai, Y. Kamikubo, T. Kubota, T. Watanabe, T. Fujimori, H. Ito, M. Seo, K. Akagi, Y. Yamaji, M. Watanabe,
      “FPGA Blokus Duo Solver using a massively parallel architecture,”
      International Conference on Field-Programmable Technology, pp. 494-497, Kyoto, Japan, Dec., 2013.
      DOI: 10.1109/FPT.2013.6718426 (IEEE Xplore)
    79. T. Fujimori, M. Watanabe,
      “Color configuration method for an optically reconfigurable gate array,”
      International Conference on Field-Programmable Technology, pp. 406-409, Kyoto, Japan, Dec., 2013.
      DOI: 10.1109/FPT.2013.6718400 (IEEE Xplore)
    80. Y. Shirahashi, M. Watanabe,
      “Many-module redundancy implementation of mono instruction set computers for 3D optical FPGAs,”
      IEEE Electrical Design of Advanced Packaging & Systems, pp. 169-172, Nara, Japan, Dec., 2013.
      DOI: 10.1109/EDAPS.2013.6724417 (IEEE Xplore)
    81. H. Ito, M. Watanabe,
      “Mono-instruction set computer architecture on a 3D optically reconfigurable gate array,”
      IEEE Electrical Design of Advanced Packaging & Systems, pp. 173-176, Nara, Japan, Dec., 2013.
      DOI: 10.1109/EDAPS.2013.6724417 (IEEE Xplore)
    82. T. Kubota, M. Watanabe,
      “A dynamic optically reconfigurable gate array using a blue laser,”
      International Conference on Photonics, pp. 124-126, Melaka, Malaysia, Oct., 2013.
      DOI: 10.1109/ICP.2013.6687090 (IEEE Xplore)
    83. A. Ogiwara, H. Maekawa, M. Watanabe, R. Moriwaki,
      “Angle-multiplexing recording of multi-context for optically reconfigurable gate array in holographic memory using liquid crystal composites,”
      Microoptics Conference (MOC’13), Tokyo, Japan, Oct., 2013 (accepted).
      http://ieeexplore.ieee.org/document/6715109/ (IEEE Xplore)
    84. R. Moriwaki, M. Watanabe,
      “A fine-grained dependable optically reconfigurable gate array as a multi-soft-core processor platform,”
      IEEE 7th International Symposium on Embedded Multicore SoCs, pp. 7-12, Tokyo, Japan, Sep., 2013.
      DOI: 10.1109/MCSoC.2013.33 (IEEE Xplore)
    85. Y. Kamikubo, M. Watanabe, S. Kawahito,
      “Image recognition operation on a dynamically reconfigurable vision architecture,”
      International Conference on Field Programmable Logic and Applications, pp. 1-4, Porto, Portugal, Sep., 2013.
      DOI: 10.1109/FPL.2013.6645603 (IEEE Xplore)
    86. H. Ito, M. Watanabe,
      “Fourier Transformation on an Optically Reconfigurable Gate Array,”
      IEEE International Midwest Symposium on Circuits & Systems, pp. 193-196, USA, Aug., 2013.
      DOI: 10.1109/MWSCAS.2013.6674618 (IEEE Xplore)
    87. R. Moriwaki, M. Watanabe, A. Ogiwara,
      “Configuration on an optically reconfigurable gate array under the maximum 120°C temperature condition,”
      OptoElectronics and Communications Conference, pp. 1-2, Kyoto, Japan, July, 2013.
      http://ieeexplore.ieee.org/document/6597390/ (IEEE Xplore)
    88. A. Ogiwara, H. Maekawa, M. Watanabe, R. Moriwaki,
      “Formation of Holographic Memory by Recording of Multi-context in Liquid Crystal Composites,”
      Conference on Lasers and Electro-Optics Pacific Rim, pp. 1-2, Kyoto, Japan, July, 2013.
      DOI: 10.1109/CLEOPR.2013.6600439 (IEEE Xplore)
    89. Y. Yamaji, M. Watanabe,
      “A 4-configuration-context optically reconfigurable gate array with a MEMS interleaving method,”
      NASA/ESA Conference on Adaptive Hardware and Systems, pp. 172-177, Torino, Italy, June, 2013.
      DOI: 10.1109/AHS.2013.6604242 (IEEE Xplore)
    90. A. Tanigawa, M. Watanabe,
      “A dependability-increasing demonstration for a 16-configuration context optically reconfigurable gate array,”
      International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, pp. 129-132, Edinburgh, United Kingdom, June, 2013.
    91. R. Moriwaki, T. Yoza, Y. Kamikubo, Y. Torigai, A. Tanigawa, T. Kubota, H. Ito, Y. Shirahashi, M. Watanabe,
      “A 7-depth search FPGA Connect6 Solver,”
      International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, pp. 95-98, Edinburgh, United Kingdom, June, 2013.
    92. Y. Yamaji, M. Watanabe,
      “MEMS interleaving method for optically reconfigurable gate arrays,”
      IEEE International Conference on Electro/Information Technology, pp. 172-177, South Dakota, USA, May, 2013.
      DOI: 10.1109/AHS.2013.6604242 (IEEE Xplore)
    93. T. Kubota, M. Watanabe,
      “0.18 μm CMOS process photodiode memory,”
      IEEE International Symposium on Circuits and Systems, pp. 1464 – 1467, Beijing, China, May, 2013.
      DOI: 10.1109/ISCAS.2013.6572133 (IEEE Xplore)
    94. A. Tanigawa, M. Watanabe,
      “Dependability-increasing technique on a multi-context optically reconfigurable gate array,”
      IEEE International Symposium on Circuits and Systems, pp. 1568 – 1571, Beijing, China, May, 2013.
      DOI: 10.1109/ISCAS.2013.6572159 (IEEE Xplore)
    95. H. Ito, M. Watanabe,
      “Power consumption of mono-instruction set computers (MISCs),”
      IEEE Symposium on Low-Power and High-Speed Chips, CD-ROM, Yokohama, Japan, April, 2013.
    96. Y. Shirahashi, M. Watanabe,
      “Dependability-increasing method of processors under a space radiation environment,”
      International Workshop on Applied Reconfigurable Computing, Lecture Notes in Computer Science, vol. 7806 p. 218, Los Angeles, USA, March, 2013.
      DOI: 10.1007/978-3-642-36812-7_21 (Sprinter Link)
    97. A. Ogiwara, M. Watanabe, R. Moriwaki,
      “Temperature Dependable Holographic Memory Using Holographic Polymer-dispersed Liquid Crystal,”
      Progress In Electromagnetics Research Symposium, pp. 322-325, Taipei, Taiwan, March, 2013.
    98. R. Moriwaki, M. Watanabe, A. Ogiwara,
      “A 9-configuration-contextoptically reconfigurable gate array using a polymer-dispersed liquid crystal holographic memory,”
      Takayanagi Kenjiro Memorial Symposium, pp. S3_10_1 – S3_10_4, Shizuoka, Japan, Nov., 2012.
    99. Y. Yamaji, M. Watanabe,
      “A 256-configuration-context MEMS optically reconfigurable gate array,”
      International Conference on Solid State Devices and Materials, pp. 232-233, Kyoto, Japan, Sep., 2012.
    100. H. Ito, M. Watanabe,
      “A uniform partitioning method for Mono-Instruction Set Computer (MISC),”
      International Workshop on Renewable Computing Systems, pp. 832 – 837 Melbourne, Australia, Sep., 2012.
      DOI: 10.1109/NBiS.2012.107 (IEEE Xplore)
    101. Y. Kamikubo, M. Watanabe, S. Kawahito,
      “Gray-level image recognition on a dynamically reconfigurable vision architecture,”
      IEEE SOC Conference, pp. 61-65, New York, USA, Sep., 2012.
      DOI: 10.1109/SOCC.2012.6398381 (IEEE Xplore)
    102. T. Yoza, M. Watanabe,
      “A 16-configuration-context robust optically reconfigurable gate array with a reconfiguration speed adjustment function,”
      International Conference on Field Programmable Logic and Applications, pp. 361 – 366, Oslo, Norway, Aug., 2012.
      DOI: 10.1109/FPL.2012.6339205 (IEEE Xplore)
    103. T. Watanabe, M. Watanabe,
      “Inversion/Non-Inversion Reconfiguration Scheme for a 0.18 Um CMOS Process Optically Reconfigurable Gate Array VLSI,”
      IEEE International Midwest Symposium on Circuits and Systems, pp. 117-120, Boise, USA, Aug., 2012.
      DOI: 10.1109/MWSCAS.2012.6291971 (IEEE Xplore)
    104. T. Watanabe, M. Watanabe,
      “0.18 um CMOS process high-sensitive differential optically reconfigurable gate array VLSI,”
      IEEE Computer Society Annual Symposium on VLSI, pp. 308-313, Amherst, USA, Aug., 2012.
      DOI: 10.1109/ISVLSI.2012.71 (IEEE Xplore)
    105. R. Moriwaki, M. Watanabe,
      “Optical configuration acceleration on a new optically reconfigurable gate array VLSI using a negative logic implementation,”
      International Conference on engineering of reconfigurable systems and algorithms, pp. 127-132, Las Vegas, USA, July, 2012.
    106. Y. Ueno, M. Watanabe,
      “A 4-configuration Context Fiber-linked Optically Reconfigurable Gate Array,”
      OptoElectronics and Communications Conference, pp. 592-593, Busan, Korea, July, 2012.
      DOI: 10.1109/OECC.2012.6276587 (IEEE Xplore)
    107. S. Kubota, M. Watanabe,
      “Detection and compensation methods of alignment errors between a programmable optically reconfigurable gate array and its writer system,”
      National Aerospace & Electronics Conference, Dayton, USA, July, 2012.
    108. T. Yoza and M. Watanabe,
      ” A 16-configuration-context dynamic optically reconfigurable gate array with a dependable laser array,”
      NASA/ESA Conference on Adaptive Hardware and Systems, pp. 92-98, Nuremberg, Germany, June, 2012.
      DOI: 10.1109/AHS.2012.6268635 (IEEE Xplore)
    109. R. Moriwaki, T. Yoza, Y. Kamikubo, Y. Torigai, T. Watanabe, Y. Aoyama, M. Seo, M. Watanabe,
      “FPGA Connect6 Solver with Hardware Sort Units,”
      International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, pp. 163-166, Okinawa, Japan, May, 2012.
    110. T. Watanabe, M. Watanabe,
      “0.18 um CMOS process high-sensitive optically reconfigurable gate array VLSI,”
      International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, pp. 147-151, Okinawa, Japan, May, 2012.
    111. T. Watanabe, M. Watanabe,
      “High speed – low power optical configuration on an ORGA with a phase-modulation type holographic memory,”
      Reconfigurable Architectures Workshop, pp. 249-253, Shanghai, China, May, 2012.
      DOI: 10.1109/IPDPSW.2012.28 (IEEE Xplore)
    112. T. Watanabe, M. Watanabe,
      “Triple module redundancy of a laser array driver circuit for optically reconfigurable gate arrays,”
      International Workshop on Applied Reconfigurable Computing, Lecture Notes in Computer Science, vol. 7199, pp. 163-173, CUHK, Hong Kong, March, 2012.
      DOI: 10.1007/978-3-642-28365-9_14 (Sprinter Link)
    113. Y. Nihira, M, Watanabe,
      “Mono-instruction computer on a dynamically reconfigurable gate array,”
      Workshop on Synthesis And System Integration of Mixed Information technologies, pp. 66-70, Beppu, Japan, March, 2012.
    114. Y. Kamikubo, M. Watanabe, S. Kawahito,
      “A full dynamically reconfigurable vision-chip system including a lens-array,”
      Workshop on Synthesis And System Integration of Mixed Information technologies, pp. 272-277, Beppu, Japan, March, 2012.
    115. Y. Yamaji, M. Watanabe,
      “Binary MEMS optically reconfigurable gate array for an artificial brain system,”
      International Symposium on Artificial Life and Robotics, pp. 614-617, Beppu, Japan, Jan., 2012.
    116. T. Watanabe, R. Moriwaki, Y. Yamaji, Y. Kamikubo, Y. Torigai, Y. Nihira, T. Yoza, Y. Ueno, Y. Aoyama, M. Watanabe,
      “An FPGA Connect6 Solver with a Two-Stage Pipelined Evaluation,”
      IEEE International Conference on Field-Programmable Technology, CD-ROM, New Delhi, India, Dec., 2011.
      DOI: 10.1109/FPT.2011.6133249 (IEEE Xplore)
    117. Y. Torigai, M. Watanabe,
      “Triple module redundancy scheme on an optically reconfigurable gate array,”
      International SoC Design Conference, pp. 250 – 253, Jeju, Korea, Nov., 2011.
      DOI: 10.1109/ISOCC.2011.6138757 (IEEE Xplore)
    118. A. Ogiwara, M. Watanabe, F. Kobayashi,
      “Holographic memory formed by multi-context reconfiguring for optically reconfigurable gate array,”
      MICROOPTICS CONFERENCE, pp. 1-2, Sendai, Japan, Nov., 2011.
      http://ieeexplore.ieee.org/document/6110322/ (IEEE Xplore)
    119. R. Moriwaki, M. Watanabe, A. Ogiwara, F. Kobayashi,
      ” Multi-context optically reconfigurable gate array using a polymer-dispersed liquid crystal holographic memory, ”
      MICROOPTICS CONFERENCE, pp. 1-2, Sendai, Japan, Nov., 2011.
      http://ieeexplore.ieee.org/document/6110329/(IEEE Xplore)
    120. S. Kubota, M. Watanabe,
      “Full liquid crystal spatial light modulator writer system for a programmable optically reconfigurable gate array, ”
      MICROOPTICS CONFERENCE, H-47, Sendai, Japan, Nov., 2011.
      http://ieeexplore.ieee.org/document/6110330/ (IEEE Xplore)
    121. Y. Yamaji, M. Watanabe,
      “A 144-configuration context MEMS optically reconfigurable gate array,”
      IEEE International SOC Conference, CD-ROM, Taipei, Taiwan, Sep., 2011.
      DOI: 10.1109/SOCC.2011.6085083 (IEEE Xplore)
    122. T. Watanabe, M. Watanabe,
      “Dependable optically reconfigurable gate array with a phase-modulation type holographic memory,“
      International conference on Field-Programmable Logic and its Applications, pp. 34 -37, Chania, Crete, Greece, Aug., 2011.
      DOI: 10.1109/FPL.2011.17 (IEEE Xplore)
    123. A. Gundjalam, M. Watanabe,
      “Dynamic reconfiguration on a dynamically reconfigurable vision-chip architecture,”
      International Conference on engineering of reconfigurable systems and algorithms, CD-ROM, July, 2011.
    124. H. Nakada, M. Watanabe, S. Kawahito,
      “Parallel Template Matching Operations on a Dynamically Reconfigurable Vision-Chip Architecture,”
      IEEE Northeast Workshop on Circuits and Systems, pp. 205-208, Bordeaux, France, June, 2011.
      DOI: 10.1109/NEWCAS.2011.5981291 (IEEE Xplore)
    125. T. Mabuchi, M. Watanabe, A. Ogiwara, F. Kobayashi,
      ” Optically reconfigurable gate array with a polymer-dispersed liquid crystal holographic memory,”
      NASA/ESA Conference on Adaptive Hardware and Systems, pp. 44-49, California, USA, June, 2011.
      DOI: 10.1109/AHS.2011.5963965 (IEEE Xplore)
    126. S. Kubota, M. Watanabe,
      “A MEMS writer system embedded for a programmable optically reconfigurable gate array, “
      International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, pp. 130-135, London, United Kingdom, June, 2011.
    127. R. Moriwaki, M. Watanabe,
      “A configuration speed acceleration method for a sequential circuit using a negative logic implementation,”
      IEEE International Conference on Space Optical Systems and Applications, pp. 213-217, Santa Monica, USA, May, 2011.
      DOI: 10.1109/ICSOS.2011.5783670 (IEEE Xplore)
    128. T. Watanabe, M. Watanabe,
      “A 16-laser array for an optically reconfigurable gate array,”
      IEEE International Conference on Space Optical Systems and Applications, pp. 255-260, Santa Monica, USA, May, 2011.
      DOI: 10.1109/ICSOS.2011.5783679 (IEEE Xplore)
    129. Y. Aoyama, M. Watanabe,
      “Reduction method of refresh cycles for a dynamic optically reconfigurable gate array,
      IEEE Symposium on Low-Power and High-Speed Chips, CD-ROM, Yokohama, Japan, April, 2011.
    130. F. Matsusaki, F. Kobayashi, A. Nagino, M. Watanabe,
      “Programming Options for an Optical FPGA with Clockwise Dynamic Reconfigurability,”
      International Conference on Innovative Computing and Communication and Asia-Pacific Conference on Information Technology and Ocean Engineering, Macao, China, March, 2011.
    131. H. Morita, M. Watanabe,
      “MEMS interleaving read operation of a holographic memory for optically reconfigurable gate arrays,”
      International Workshop on Applied Reconfigurable Computing, Lecture Notes in Computer Science, Vol. 6578, pp. 242-252, Belfast, United Kingdom, March, 2011.
      DOI: 10.1007/978-3-642-19475-7_25 (Sprinter Link)
    132. R. Moriwaki, M. Watanabe,
      “Background light effect of a dynamically reconfigurable vision-chip architecture,”
      IEEE International Symposium on System Integration, pp. 426-430, Sendai, Japan, Dec., 2010.
      DOI: 10.1109/SII.2010.5708363 (IEEE Xplore)
    133. S. Kubota, M. Watanabe,
      “Multi-context programmable optically reconfigurable gate array using a silver-halide holographic memory,”
      IEEE International Symposium on System Integration, pp. 431-435, Sendai, Japan, Dec., 2010.
      DOI: 10.1109/SII.2010.5708364 (IEEE Xplore)
    134. T. Mabuchi, T. Watanabe, R. Moriwaki, Y. Aoyama, A. Gundjalam, Y. Yamaji, H. Nakada, M. Watanabe,
      “Othello solver based on a soft-core MIMD processor array,”
      IEEE International Conference on Field-Programmable Technology, pp.511-514, Beijing, China, Dec., 2010.
      DOI: 10.1109/FPT.2010.5681470 (IEEE Xplore)
    135. Y. Yamaji, M. Watanabe,
      “A 64-context MEMS optically reconfigurable gate array,”
      IEEE International Conference on Field-Programmable Technology, pp. 499-502, Beijing, China, Dec., 2010.
      DOI: 10.1109/FPT.2010.5681467 (IEEE Xplore)
    136. H. Morita, M. Watanabe,
      “A retention time improvement method for a MEMS dynamic optically reconfigurable gate array,”
      International Symposium on Micro-NanoMechatronics and Human Science, pp.257-261, Nagoya, Japan, Nov., 2010.
      DOI: 10.1109/MHS.2010.5669547 (IEEE Xplore)
    137. Y. Ueno, M. Watanabe,
      “High-speed fiber-linked remote reconfiguration,”
      IEEE TENCON, pp. 1203-1206, Fukuoka, Japan, Nov., 2010.
      DOI: 10.1109/TENCON.2010.5686374 (IEEE Xplore)
    138. A. Ogiwara, M. Watanabe, T. Mabuchi, F. Kobayashi,
      “Formation of holographic memory using subwavelength grating mask for optically reconfigurable gate array, ”
      MICROOPTICS CONFERENCE, pp. 108-109, Hsinchu, Taiwan, Oct., 2010.
    139. T. Watanabe, M. Watanabe,
      “Fault tolerance of a holographic storage system,”
      International Symposium on Communications and Information Technologies, pp. 1126-1130, Tokyo, Japan, Oct., 2010.
      DOI: 10.1109/ISCIT.2010.5665158 (IEEE Xplore)
    140. H. Nakada, M. Watanabe,
      “Template matching operations on a dynamically reconfigurable vision-chip architecture,”
      International Symposium on Communications and Information Technologies, pp. 1091-1096, Tokyo, Japan, Oct., 2010.
      DOI: 10.1109/ISCIT.2010.5665152 (IEEE Xplore)
    141. D. Seto, M. Watanabe, ” Recovery method for a laser array failure on Dynamic Optically Reconfigurable Gate Arrays,”
      IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, pp. 411-419, Kyoto, Japan, Oct., 2010.
      DOI: 10.1109/DFT.2010.55 (IEEE Xplore)
    142. Y. Aoyama, M. Watanabe,
      “Estimation of characteristic variation of photodiodes and its compensation method in an optically reconfigurable gate array,”
      IEEE International SOC Conference, pp. 243-247, Las Vegas, USA, Sep., 2010.
      DOI: 10.1109/SOCC.2010.5784753 (IEEE Xplore)
    143. S. Kubota, M. Watanabe,
      “Programmable optically reconfigurable gate array using a silver-halide holographic memory including six configuration contexts,”
      International Conference on Solid State Devices and Materials, pp. 67-68, Tokyo, Japan, Sep., 2010.
    144. M. Yasuda, M. Watanabe,
      ” Dynamically Reconfigurable Vision-Chip Architecture,”
      International conference on Field-Programmable Logic and its Applications, pp. 508 – 512, Milano, Italy, Aug., 2010.
      DOI: 10.1109/FPL.2010.101 (IEEE Xplore)
    145. H. Morita, M. Watanabe,
      “Relationship between alignment errors of optical components and power consumption in optoelectronic devices,”
      IEEE CPMT Symposium Japan, CD-ROM, Tokyo, Japan, Aug., 2010.
      DOI: 10.1109/CPMTSYMPJ.2010.5680217 (IEEE Xplore)
    146. H. Morita, M. Watanabe,
      “A binary MEMS Optically Reconfigurable Gate Array,”
      IEEE/ACIS International Conference on Computer and Information Science, pp. 63-68, Yamagata, Japan, Aug., 2010.
    147. H. Morita, M. Watanabe,
      “Excellent Fault Tolerance of a MEMS Optically Differential Reconfigurable Gate Array,”
      Optical MEMS and Nanophotonics, pp. 133-134, Sapporo, Japan, Aug., 2010.
      DOI: 10.1109/OMEMS.2010.5672149 (IEEE Xplore)
    148. S. Kubota, M. Watanabe,
      “Influence Analysis of a Holographic Memory Window of a Programmable Optically Reconfigurable Gate Array,”
      IEEE International Midwest Symposium on Circuits & Systems, pp. 913-916, Seattle, USA, Aug., 2010.
      DOI: 10.1109/MWSCAS.2010.5548776 (IEEE Xplore)
    149. D. Seto, M. Watanabe,
      “Partial block-by-block reconfiguration for a dynamic optically reconfigurable gate array,”
      International Conference on engineering of reconfigurable systems and algorithms, pp. 232-237, July, 2010.
    150. S. Kubota, M. Watanabe,
      “Programmable optically reconfigurable gate array using a silver-halide holographic memory,”
      Optoelectronics and Communications Conference, pp. 370-371, Sapporo, Japan, July, 2010.
      DOI: 10.1109/SII.2010.5708364 (IEEE Xplore)
    151. Y. Ueno, M. Watanabe,
      “Fiber remote configuration for a dynamic optically reconfigurable gate array,”
      Optoelectronics and Communications Conference, pp. 250-251, Sapporo, Japan, July, 2010.
      http://ieeexplore.ieee.org/document/5588016/ (IEEE Xplore)
    152. Y. Aoyama, M. Watanabe,
      “Acceleration method of optical reconfigurations using analog configuration contexts,”
      NASA/ESA Conference on Adaptive Hardware and Systems, pp. 304-308, California, USA, June, 2010.
      DOI: 10.1109/AHS.2010.5546242 (IEEE Xplore)
    153. D. Seto, M. Watanabe,
      “Recovery method for a turn-off failure mode of a laser array on an ORGA,”
      NASA/ESA Conference on Adaptive Hardware and Systems, pp. 242-247, California, USA, June, 2010.
      DOI: 10.1109/AHS.2010.5546252 (IEEE Xplore)
    154. T. Mabuchi, M. Watanabe,
      “A four-context optically reconfigurable gate array using a laser array attachment,”
      International Workshop on Highly Efficient Accelerators and Reconfigurable Technologies, pp. 143-147, Tsukuba, Japan, June, 2010.
    155. M. Nakajima, M. Watanabe,
      “A 100-Context Optically Reconfigurable Gate Array,”
      IEEE International Symposium on Circuits and Systems, pp. 2884-2887, Paris, France, May, 2010.
      DOI: 10.1109/ISCAS.2010.5536965 (IEEE Xplore)
    156. R. Moriwaki, M. Watanabe,
      “Power reduction method using negative logic implementation,”
      IEEE Symposium on Low-Power and High-Speed Chips, p. 192, Yokohama, Japan, April, 2010.
    157. Y. Aoyama, M. Watanabe,
      “Configuration power reduction effect of an ORGA with analog configuration contexts,”
      IEEE Symposium on Low-Power and High-Speed Chips, p. 189, Yokohama, Japan, April, 2010.
    158. D. Seto, M. Watanabe,
      “MEMS dynamic optically reconfigurable gate array usable under a space radiation environment,”
      International Workshop on Applied Reconfigurable Computing, Lecture Notes in Computer Science, Vol. 5992, pp. 134-144, Bangkok, Thailand, March, 2010.
    159. S. Kubota, M. Watanabe,
      “A lens-less imaging holographic memory writer system for a programmable optically reconfigurable gate array,”
      International Conference on Emerging Trends in Electronic and PhotonicDevices & Systems, pp. 115-118, Varanasi, INDIA, Dec., 2009.
      DOI: 10.1109/ELECTRO.2009.5441161 (IEEE Xplore)
    160. R. Moriwaki, M. Watanabe,
      “An optical configuration acceleration method using negative logic implementation,”
      International Conference on Emerging Trends in Electronic and Photonic Devices & Systems, pp. 552 – 555, Varanasi, INDIA, Dec., 2009.
      DOI: 10.1109/ELECTRO.2009.5441043 (IEEE Xplore)
    161. M. Nakajima, M. Watanabe, “36-context dynamic optically reconfigurable gate array,”
      IEEE International Symposium on System Integration, pp. 19-23, Tokyo, Japan, Dec., 2009.
      DOI: 10.1109/SI.2009.5384563 (IEEE Xplore)
    162. D. Seto, M. Watanabe,
      ” MEMS inversion/non-inversion dynamic optically reconfigurable gate array,”
      IEEE International Symposium on System Integration, pp. 24-29, Tokyo,Japan, Dec., 2009.
      DOI: 10.1109/SI.2009.5384560 (IEEE Xplore)
    163. Y. Ueno, M. Watanabe,
      “Fiber remote configuration for an optically reconfigurable gate array,”
      International SoC Design Conference, pp. 460 – 463, Busan, Korea, Nov., 2009.
      DOI: 10.1109/SOCDC.2009.5423925 (IEEE Xplore)
    164. M. Nakajima, M. Watanabe,
      “A 36-context optically reconfigurable gate array,”
      International SoC Design Conference, pp. 412 – 415, Busan, Korea, Nov., 2009.
      DOI: 10.1109/SOCDC.2009.5423866 (IEEE Xplore)
    165. H. Morita, M. Watanabe, “MEMS Optically Differential Reconfigurable Gate Array,”
      IEEE International Conference on Electron Devices and Solid-State Circuits, pp. 119-122, Xi’an, China, Nov., 2009.
      DOI: 10.1109/EDSSC.2009.5394174 (IEEE Xplore)
    166. D. Seto, M. Watanabe,
      “Fault tolerance analysis of MEMS holographic memory for DORGAs,”
      International Symposium on Micro-NanoMechatronics and Human Science, pp. 33-37, Nagoya, Japan, Nov., 2009.
      DOI: 10.1109/MHS.2009.5352102 (IEEE Xplore)
    167. A. Ogiwara, Y. Ochi, M. Miyake, M. Watanabe, T. Mabuchi, F. Kobayashi,
      “Formation of volume holographic memory using liquid-crystal composites for optically reconfigurable gate array,”
      15th MICROOPTICS CONFERENCE, pp.194-195, Tokyo, Japan, Oct., 2009.
    168. M. Nakajima, M. Watanabe, “A 13.75 ns holographic reconfiguration of an optically differential reconfigurable gate array,”
      International Conference on Intelligent Information Hiding and Multimedia Signal Processing, pp. 852- 855, Kyoto, Japan, Sep., 2009.
      DOI: 10.1109/IIH-MSP.2009.250 (IEEE Xplore)
    169. H. Morita, M. Watanabe,
      “MEMS Optically Reconfigurable Gate Array,”
      International conference on Field-Programmable Logic and its Applications, pp. 511- 515, Prague, Czech Republic, Aug., 2009.
    170. S. Kubota, M. Watanabe,
      “A multi-context programmable optically reconfigurable gate array without a beam splitter,”
      IEEE International Midwest Symposium on Circuits & Systems, pp. 971-974, Cancun, Mexico, Aug., 2009.
      DOI: 10.1109/MWSCAS.2009.5235928 (IEEE Xplore)
    171. T. Mabuchi, K. Miyashiro, M. Watanabe, A. Ogiwara,
      “Fault tolerance of a dynamic optically reconfigurable gate array with a one-time writable volume holographic memory,”
      IEEE International Midwest Symposium on Circuits & Systems, pp.917-920, Cancun, Mexico, Aug., 2009.
      DOI: 10.1109/MWSCAS.2009.5235916 (IEEE Xplore)
    172. M. Nakajima, M. Watanabe,
      “A sixteen-context dynamic optically reconfigurable gate array,”
      NASA/ESA Conference on Adaptive Hardware and Systems, pp. 120-125, San Francisco, USA, July, 2009.
      DOI: 10.1109/AHS.2009.64 (IEEE Xplore)
    173. T. Mabuchi, K. Miyashiro, M. Watanabe, A. Ogiwara,
      “Defect tolerance of an optically reconfigurable gate array with a one-time writable volume holographic memory,”
      NASA/ESA Conference on Adaptive Hardware and Systems, pp. 106-111, San Francisco, USA, July, 2009.
      DOI: 10.1109/AHS.2009.62 (IEEE Xplore)
    174. H. Morita, M. Watanabe,
      “Alignment compensation method for an optically reconfigurable gate array,”
      International Conference on engineering of reconfigurable systems and algorithms, pp. 332-333, July, 2009.
    175. T. Mabuchi, K. Miyashiro, M. Watanabe, A. Ogiwara,
      “Optically reconfigurable gate array with a one-time writable holographic memory,”
      International Conference on engineering of reconfigurable systems and algorithms, pp. 307-308, Las Vegas, USA, July, 2009.
    176. S. Kubota, M. Watanabe,
      “A multi-context programmable optically reconfigurable gate array,”
      International Conference on engineering of reconfigurable systems and algorithms, pp. 305-306, Las Vegas, USA, July, 2009.
    177. S. Kato, M. Watanabe,
      “Inversion/non-inversion implementation for an 11,424 gate-count dynamic optically reconfigurable gate array VLSI,”
      International Symposium on Systems, Architectures, Modeling and Simulation, Lecture Notes in Computer Science, Vol. 5657, pp. 139-148, Samos, Greece, July, 2009.
    178. M. Nakajima, M. Watanabe,
      “A sixteen-context optically reconfigurable gate array,”
      IEEE International Conference on Application-specific Systems, Architectures and Processors, pp. 227-230, Boston, USA, July, 2009.
    179. S. Kubota, M. Watanabe,
      “A programmable dynamic optically reconfigurable gate array,”
      IEEE Northeast Workshop on Circuits and Systems, pp.323-326, Toulouse, France, June, 2009.
      DOI: 10.1109/NEWCAS.2009.5290410 (IEEE Xplore)
    180. M. Nakajima, M. Watanabe,
      “Fast reconfiguration experiments of an optically differential reconfigurable gate array with 9 configuration contexts,”
      IEEE International Symposium on Circuits and Systems, pp. 2013-2016, Taipei, Taiwan, May, 2009.
    181. S. Kubota, M. Watanabe,
      “A nine-context programmable optically reconfigurable gate array with semiconductor lasers,”
      IEEE/ACM Great Lake Symposium on Very Large Scale Integrated circuits, pp. 269-273, Boston, USA, May, 2009.
    182. D. Seto, M. Watanabe,
      “Dynamic optically reconfigurable gate array with high defect tolerance,”
      IEEE Symposium on Low-Power and High-Speed Chips, p. 171, Yokohama, Japan, April, 2009.
    183. S. Kato, M. Watanabe,
      “Power reduction effect of an inversion/non-inversion dynamic optically reconfigurable gate array,”
      IEEE Symposium on Low-Power and High-Speed Chips, p. 172, Yokohama, Japan, April, 2009.
    184. M. Nakajima, M. Watanabe,
      “Fast optical reconfigurations of a nine-context DORGA,”
      International Workshop on Applied Reconfigurable Computing, Lecture Notes in Computer Science, Vol. 5453, pp. 123-132, Karlsruhe, Germany, March, 2009.
    185. M. Nakajima, M. Watanabe,
      “Configuration experiments for an optically reconfigurable gate array with a silver-halide holographic memory,”
      International Conference on Space Optical Systems and Applications, ICSOS2009-21, CD-ROM, Tokyo, Japan, Feb., 2009.
    186. S. Kato, M. Watanabe,
      “An estimation of an inversion/non-inversion dynamic optically reconfigurable gate array VLSI,”
      International Conference on Space Optical Systems and Applications, ICSOS2009-26, CD-ROM, Tokyo, Japan, Feb., 2009.
    187. D. Seto, M. Watanabe,
      “A triple-module redundancy for an optically reconfigurable gate array,”
      International Conference on Space Optical Systems and Applications, ICSOS2009-27, CD-ROM, Tokyo, Japan, Feb., 2009.
    188. D. Seto, M. Watanabe,
      “An 11,424 Gate-Count Dynamic Optically Reconfigurable Gate Array with a Photodiode Memory Architecture,”
      Asia and South Pacific Design Automation Conference, pp. 117-118, Yokohama, Japan, Jan., 2009.
      DOI: 10.1109/ASPDAC.2009.4796460 (IEEE Xplore)
    189. M. Nakajima, M. Watanabe,
      “An 11,424 gate dynamic opticallyreconfigurable gate array VLSI,”
      IEEE International Conference on Field Programmable Technology, pp. 293-296, Taipei, Taiwan, Dec., 2008.
      DOI: 10.1109/FPT.2008.4762401 (IEEE Xplore)
    190. S. Kato, M. Watanabe,
      “Inversion/non-inversion zero-overhead dynamic optically reconfigurable gate array VLSI,”
      IEEE International Conference on Field Programmable Technology, pp. 377-380, Taipei, Taiwan, Dec., 2008.
      DOI: 10.1109/FPT.2008.4762422 (IEEE Xplore)
    191. T. Mabuchi, M. Watanabe,
      “An analogue reconfiguration period adjustment technique for optically reconfigurable gate arrays,”
      IEEE International Conference on Field Programmable Technology, pp. 289-292, Taipei, Taiwan, Dec., 2008.
      DOI: 10.1109/FPT.2008.4762400 (IEEE Xplore)
    192. D. Seto, M. Watanabe,
      “An Optical Configuration of an 11,424 Gate-count Dynamic Optically Reconfigurable Gate Array using a VCSEL,”
      IEEE International Symposium on System Integration, pp. 95-99, Nagoya, Japan, Dec., 2008.
      [Best System Integration Award 受賞]
    193. S. Kubota, M. Watanabe,
      “Programmable Optically Reconfigurable Gate Array Architecture using a PAL-SLM,”
      IEEE International Symposium on System Integration, pp. 100-104, Nagoya, Japan, Dec., 2008.
      [Best System Integration Award 受賞]
      DOI: 10.1109/SI.2008.4770434 (IEEE Xplore)
    194. T. Mabuchi, M. Watanabe,
      “A 9-context Optically Reconfigurable Gate Array,”
      International SoC Design Conference, pp. 1-4, Busan, Korea, Nov., 2008.
      DOI: 10.1109/SOCDC.2008.4815560 (IEEE Xplore)
    195. M. Nakajima, M. Watanabe,
      “Multi-speed configuration for ORGAs,”
      International Topical Meeting on Information Photonics, pp. 166-167, Hyogo, Japan, Nov., 2008.
    196. H. Morita, M. Watanabe,
      “Allowable alignment errors of components in an optically reconfigurable gate array,”
      International Topical Meeting on Information Photonics, pp. 50-51, Hyogo, Japan, Nov., 2008.
    197. D. Seto, M. Watanabe, “Optical configuration using a silver-halide holographic memory including four configuration contexts,”
      International Conference on Solid State Devices and Materials, pp. 116-117, Tsukuba, Japan, Sep., 2008.
    198. D. Seto, M. Watanabe,
      “Analysis of retention time under multi-configuration on a DORGA,”
      IEEE International SOC Conference, pp. 131-134, Newport Beach, USA, Sep., 2008.
      DOI: 10.1109/SOCC.2008.4641495 (IEEE Xplore)
    199. N. Yamaguchi, M. Watanabe,
      “Multi optical configuration using spreading beams,”
      IEEE International Midwest Symposium on Circuits & Systems, pp. 386-389, Knoxville, USA, Aug., 2008.
      DOI: 10.1109/MWSCAS.2008.4616817 (IEEE Xplore)
    200. F. Kobayashi, Y. Morikawa, M. Watanabe,
      “MISC: Mono Instruction-Set Computer based on Dynamic Reconfiguration – a 6502 Perspective-,”
      International Conference on engineering of reconfigurable systems and algorithms, pp. 222-228, Las Vegas, USA, July, 2008.
    201. M. Nakajima, M. Watanabe,
      “A 770ns holographic reconfiguration of a four-context DORGA,”
      International Conference on engineering of reconfigurable systems and algorithms, pp. 289-292, Las Vegas, USA, July, 2008.
    202. M. Nakajima, M. Watanabe,
      “A dynamic holographic reconfiguration on a four-context ODRGA,”
      IEEE International Conference on Application-specific Systems, Architectures and Processors, pp. 179-184, Leuven, Belgium, July, 2008.
    203. K. Shinohara, M. Watanabe,
      ” A double or triple module redundancy model exploiting dynamic reconfigurations,”
      NASA/ESA Conference on Adaptive Hardware and Systems, pp. 114-121, Noordwijk, Netherlands, June, 2008.
      DOI: 10.1109/AHS.2008.67 (IEEE Xplore)
    204. K. Shinohara, M. Watanabe,
      “Defect tolerance of holographic configurations in ORGAs,”
      IEEE International Parallel & Distributed Processing Symposium, CD-ROM, Miami, USA, April, 2008.
      DOI: 10.1109/IPDPS.2008.4536537 (IEEE Xplore)
    205. M. Nakajima, D. Seto, M. Watanabe,
      “A 937.5 ns multi-context holographic configuration with a 30.75 us retention time,”
      IEEE International Parallel & Distributed Processing Symposium, CD-ROM, Miami, USA, April, 2008.
      DOI: 10.1109/IPDPS.2008.4536539 (IEEE Xplore)
    206. D. Seto, M. Watanabe,
      “A dynamic optically reconfigurable gate array with a silver-halide holographic memory,”
      IEEE Computer Society Annual Symposium on VLSI, pp. 511-514, Montpellier, France , April, 2008.
      DOI: 10.1109/ISVLSI.2008.94 (IEEE Xplore)
    207. M. Watanabe, N. Yamaguchi,
      “An acceleration and optimization method for optical reconfigurations,”
      International Conference on VLSI Design, pp. 607-612, Jan., 2008.
    208. N. Yamaguchi, M. Watanabe,
      “An optical reconfiguration system with four-contexts,”
      International Conference on VLSI Design, pp. 601-606, Jan., 2008.
      DOI: 10.1109/VLSI.2008.27 (IEEE Xplore)
    209. M. Watanabe, D. Seto,
      “Reconfigurations of a dynamic optically reconfigurable architecture under a constant laser exposure,”
      IEEE International Conference on Electron Devices and Solid-State Circuits, pp. 405-408, Dec., 2007.
      DOI: 10.1109/EDSSC.2007.4450148 (IEEE Xplore)
    210. D. Seto, M. Watanabe,
      “Reconfiguration performance analysis of a dynamic optically reconfigurable gate array architecture,”
      IEEE International Conference on Field Programmable Technology, pp. 265-268, Dec., 2007 .
      DOI: 10.1109/FPT.2007.4439262 (IEEE Xplore)
    211. M. Nakajima, M. Watanabe,
      “A 62.5 ns holographic reconfiguration for an optically differential reconfigurable gate array,”
      IEEE International Conference on Field Programmable Technology, pp. 297-300, Dec., 2007 .
      DOI: 10.1109/FPT.2007.4439270 (IEEE Xplore)
    212. M. Watanabe, S. Fukagawa, F. Kobayashi,
      “DORGA holographic memory architecture,”
      IEEE International Conference on Microelectronics, pp. 421-424, Dec., 2007.
      DOI: 10.1109/ICM.2007.4497743 (IEEE Xplore)
    213. M. Watanabe,
      “A 11,424 gate-count zero-overhead dynamic optically reconfigurable gate array VLSI”
      IEEE International SOC Conference, pp. 75-78, Sep., 2007.
      DOI: 10.1109/SOCC.2007.4545430 (IEEE Xplore)
    214. M. Watanabe, T. Shiki, F. Kobayashi,
      “Scaling Rule of Optically Differential Reconfigurable Gate Array VLSIs,”
      IEEE International Midwest Symposium on Circuits & Systems, pp. 128-131, Aug., 2007.
      DOI: 10.1109/MWSCAS.2007.4488553 (IEEE Xplore)
    215. M. Watanabe, T. Shiki, F. Kobayashi,
      “272 gate count optically differential reconfigurable gate array VLSI,”
      International Conference on engineering of reconfigurable systems and algorithms, CD-ROM, July, 2007.
    216. M. Watanabe,
      “Optimization of reconfiguration speed control bits for an Optically Reconfigurable Gate Array,”
      International Conference on engineering of reconfigurable systems and algorithms, CD-ROM, July, 2007.
    217. M. Watanabe, F. Kobayashi,
      “Holographic memory reconfigurable VLSI,”
      IEEE International Symposium on Circuits and Systems, pp. 401-404, May, 2007.
      DOI: 10.1109/ISCAS.2007.378474 (IEEE Xplore)
    218. M. Watanabe, F. Kobayashi,
      “Power Consumption Reduction Method of Dynamic Optically Reconfigurable Gate Array VLSIs,”
      IEEE Symposium on Low-Power and High-Speed Chips, p. 145. April, 2007.
    219. R. Miyazaki, M. Watanabe, F. Kobayashi,
      “A multi-context holographic memory recording system for Optically Reconfigurable Gate Arrays,”
      IEEE International Parallel & Distributed Processing Symposium, CD-ROM, March, 2007.
      DOI: 10.1109/IPDPS.2007.370391 (IEEE Xplore)
    220. M. Watanabe, F. Kobayashi,
      “Superimposing technique of reconfiguration contexts,”
      ACM/SIGDA International Symposium on Field Programmable Gate Arrays, pp. 227-228, Monterey, USA, Feb., 2007.
    221. M. Watanabe, F. Kobayashi,
      “Superimposing technique of reconfiguration contexts for increasing reconfiguration speed,”
      Mobile Computing Hardware Architectures Design Symposium, WEB, Hawaii, USA, Jan., 2007.
    222. M. Watanabe, F. Kobayashi,
      “A 0.35um CMOS 1,632-gate-count Zero-Overhead Dynamic Optically Reconfigurable Gate Array VLSI,”
      Asia and South Pacific Design Automation Conference, pp.124-125, Yokohama, Japan, Jan., 2007.
      DOI: 10.1109/ASPDAC.2007.357972 (IEEE Xplore)
    223. M. Inoue, F. Kobayashi, M. Watanabe,
      “Over-Sampling PLL for Low-Jitter and Responsive Clock Synchronization,”
      IEEE International Symposium on Communications and Information Technologies, CD-ROM, Bangkok, Thailand, 2006.
      DOI: 10.1109/ISCIT.2006.339842 (IEEE Xplore)
    224. M. Watanabe, F. Kobayashi,
      “Optically Reconfigurable Gate Arrays vs.ASICs,”
      IEEE Asia Pacific Conference on Circuits and Systems, pp.1166-1169, Grand Copthorne Waterfront, Singapore, Dec., 2006.
      DOI: 10.1109/APCCAS.2006.342348 (IEEE Xplore)
    225. M. Watanabe, F. Kobayashi,
      “A reconfiguration speed adjustment technique for ORGAs with a holographic memory,”
      International Conference on Field Programmable Logic and Applications, pp. 917-922, Madrid, Spain, Aug., 2006.
      DOI: 10.1109/FPL.2006.311344 (IEEE Xplore)
    226. M. Watanabe, R. Fujime, F. Kobayashi,
      “A dynamic differential reconfiguration circuit for optically differential reconfigurable gate arrays,”
      IEEE International Midwest Symposium on Circuits and Systems, CD-ROM, San Juan, Puerto Rico, Aug., 2006.
      DOI: 10.1109/MWSCAS.2006.382216 (IEEE Xplore)
    227. M. Watanabe, M. Miyano, F. Kobayashi,
      “Differential Reconfiguration Architecture suitable for a Holographic Memory,”
      International Conference on engineering of reconfigurable systems and algorithms, pp. 198-203, Las Vegas, USA, June, 2006.
    228. M. Watanabe, F. Kobayashi,
      “Shield effect analysis for a gate array on an Optically Reconfigurable Gate Array,”
      International Conference on engineering of reconfigurable systems and algorithms, pp. 239-240, Las Vegas, USA, June, 2006.
    229. M. Watanabe, F. Kobayashi,
      “A logic synthesis and place and route environment for ORGAs,”
      International Conference on engineering of reconfigurable systems and algorithms, pp.237-238, Las Vegas, USA, June, 2006.
    230. M. Inoue, F. Kobayashi, M. Watanabe,
      “Hybrid Sample Rate Converter with 110dB SNR and 1/10 Less Logic Gates,”
      IEEE International Conference on Electro / Information Technology, pp. 432-436, East Lansing, USA, May, 2006.
      DOI: 10.1109/EIT.2006.252121 (IEEE Xplore)
    231. M. Watanabe, F. Kobayashi,
      “Power consumption advantage of a dynamic optically reconfigurable gate array,”
      IEEE International parallel & Distributed Processing Symposium, CD-ROM, Rhodes Island, Greece, April, 2006.
      DOI: 10.1109/IPDPS.2006.1639490 (IEEE Xplore)
    232. M. Watanabe, M. Miyano, F. Kobayashi,
      “An optically differential reconfigurable gate array with a holographic memory,”
      IEEE International parallel & Distributed Processing Symposium, CD-ROM, Rhodes Island, Greece, April, 2006.
      DOI: 10.1109/IPDPS.2006.1639478 (IEEE Xplore)
    233. M. Watanabe, F. Kobayashi,
      “A 1,632 gate-count zero-overhead Dynamic Optically Reconfigurable Gate Array VLSI,”
      International Workshop on Applied Reconfigurable Computing, Lecture Notes in Computer Science, Vol. 3985, pp. 268-273, Delft, Netherland, March, 2006.
    234. M. Watanabe, F. Kobayashi,
      “A 476-gate-count Dynamic Optically Reconfigurable Gate Array VLSI chip in a standard 0.35um CMOS Technology,”
      Asia and South Pacific Design Automation Conference, pp. 108-109, Yokohama, Japan, Jan., 2006.
    235. M. Watanabe, F. Kobayashi,
      “A zero-overhead Dynamic Optically Reconfigurable Gate Array,”
      IEEE International Conference on Field-Programmable Technology, pp. 297-298, Singapore, Dec., 2005.
    236. M. Miyano, M. Watanabe, F. Kobayashi,
      “Rapid Reconfiguration of an Optically Differential Reconfigurable Gate Array with Pulse Lasers,”
      IEEE International Conference on Field-Programmable Technology, pp. 287-288, Singapore, Dec., 2005.
      DOI: 10.1109/FPT.2005.1568564 (IEEE Xplore)
    237. M. Watanabe, F. Kobayashi,
      “A 51,272-gate-count Dynamic Optically Reconfigurable Gate Array in a standard 0.35um CMOS Technology,”
      International Conference on Solid State Devices and Materials, pp. 336-337, Kobe, Japan, Sep., 2005.
    238. M. Inoue, F. Kobayashi, M. Watanabe,
      “Fourier/Filter Hybrid Sampling Rate Converter,”
      SICE Annual Conference, pp 176-179, Okayama, Japan, Aug., 2005.
    239. M. Watanabe, F. Kobayashi,
      “A 16,000-gate-count Optically Reconfigurable Gate Array in a standard 0.35um CMOS Technology,”
      IEEE International Symposium on Circuits and Systems, pp. 1214-1217, Kobe, Japan, May, 2005.
      DOI: 10.1109/ISCAS.2005.1464812 (IEEE Xplore)
    240. M. Watanabe, F. Kobayashi,
      “An improved dynamic optically reconfigurable gate array,”
      IEEE Computer Society Annual Symposium on VLSI, pp. 136-141, Tampa, USA, May, 2005.
      DOI: 10.1109/ISVLSI.2005.16 (IEEE Xplore)
    241. M. Miyano, M. Watanabe, F. Kobayashi,
      “Optically Differential Reconfigurable Gate Array using an optical system with VCSELs,”
      IEEE Computer Society Annual Symposium on VLSI, pp. 274-275, Tampa, USA, May, 2005.
      DOI: 10.1109/ISVLSI.2005.54 (IEEE Xplore)
    242. M. Watanabe, F. Kobayashi,
      “An Optically Differential Reconfigurable Gate Array VLSI chip with a dynamic reconfiguration circuit,”
      IEEE International parallel & Distributed Processing Symposium, CDROM, Denver, USA, April, 2005.
      DOI: 10.1109/IPDPS.2005.105 (IEEE Xplore)
    243. M. Watanabe, F. Kobayashi,
      “A dynamic optically reconfigurable gate array using dynamic method,”
      International Workshop on Applied Reconfigurable Computing, Lecture Notes in Computer Science, pp. 50-58, Algarve, Portugal, Feb., 2005.
    244. M. Watanabe, F. Kobayashi,
      “An Optically Differential Reconfigurable Gate Array using a 0.18 um CMOS process,”
      IEEE International SOC Conference, pp. 281-284, Santa Clara, USA, Sep., 2004.
      DOI: 10.1109/SOCC.2004.1362436 (IEEE Xplore)
    245. M. Watanabe, F. Kobayashi,
      “A high-density optically reconfigurable gate array using dynamic method,”
      International conference on Field-Programmable Logic and its Applications, Lecture Notes in Computer Science, Vol. 3203, pp. 261-269, Antwerp, Belgium, Aug., 2004.
      DOI: 10.1007/978-3-540-30117-2_28 (Sprinter Link)
    246. M. Inoue, F. Kobayashi, M. Watanabe,
      “Sampling rate conversion by Fourier interpolation,”
      SICE Annual Conference, pp. 1613 – 1616, Sapporo, Japan, Aug., 2004.
      http://ieeexplore.ieee.org/document/1491686/ (IEEE Xplore)
    247. M. Watanabe, F. Kobayashi,
      “An optical reconfiguration circuit for optically reconfigurable Gate Arrays,”
      IEEE International Midwest Symposium on Circuits and Systems, I-529 – I-532, Hiroshima, Japan, July, 2004.
      DOI: 10.1109/MWSCAS.2004.1354044 (IEEE Xplore)
    248. M. Watanabe, F. Kobayashi,
      “Testing method for optical connections using gate array structure in ORGAs,”
      International Conference on engineering of reconfigurable systems and algorithms, p. 299, Las Vegas, USA, June, 2004.
    249. M. Watanabe, F. Kobayashi,
      “Timing Analysis of an Optically Differential Reconfigurable Gate Array for Dynamically Reconfigurable Processors,”
      International Conference on engineering of reconfigurable systems and algorithms, p. 311, Las Vegas, USA, June, 2004.
    250. M. Watanabe, F. Kobayashi,
      “An Optically Differential Reconfigurable Gate Array with a partial reconfiguration optical system and its power consumption estimation,”
      17th International Conference on VLSI Design, pp. 735-738, Mumbai, India, Jan., 2004.
      DOI: 10.1109/ICVD.2004.1261015 (IEEE Xplore)
    251. M. Watanabe, F. Kobayashi,
      “Design of an Optically Differential Reconfigurable Gate Array VLSI chip with optically and electrically controlled logic blocks,”
      IEEE International ASIC/SOC Conference, pp. 287-288, Portland, USA, Sep., 2003.
      DOI: 10.1109/SOC.2003.1241524 (IEEE Xplore)
    252. M. Watanabe, F. Kobayashi,
      “A finite physical quantity neural network VLSI with a learning capability,”
      SICE Annual Conference, pp. 1988-1991, Fukui , Japan, Aug., 2003.
      http://ieeexplore.ieee.org/document/1324286/ (IEEE Xplore)
    253. M. Miyano, M. Watanabe, F. Kobayashi,
      “Configuration for an Optically Differential Reconfigurable Gate Array,”
      SICE Annual Conference, pp. 1984-1987, Fukui , Japan, Aug., 2003.
      http://ieeexplore.ieee.org/document/1324285/ (IEEE Xplore)
    254. M. Watanabe, F. Kobayashi,
      “An Optically Differential Reconfigurable Gate Array with a dynamic reconfiguration circuit,”
      IEEE international parallel & Distributed Processing Symposium, CD-ROM, Nice, France, April, 2003.
      DOI: 10.1109/IPDPS.2003.1213349 (IEEE Xplore)
    255. M. Watanabe, F. Kobayashi,
      “An optically differential reconfigurable gate array and its power consumption estimation,”
      IEEE International Conference on Field-Programmable Technology, pp. 197-202, Hong Kong, Dec., 2002.
      DOI: 10.1109/FPT.2002.1188682 (IEEE Xplore)
    256. M. Watanabe, F. Kobayashi,
      “A Neural Network Model using Finite Physical Quantities and its Realization on LSIs,”
      SICE Annual Conference, pp. 2384-2385, Osaka, Japan, Aug., 2002.
      DOI: 10.1109/SICE.2002.1196607 (IEEE Xplore)
    257. T. Sotohebo, M. Watanabe, F. Kobayashi,
      “A Compressed Implementation of Neural Network with Finite Physical Quantities on FPGAs,”
      SICE Annual Conference, pp. 2382-2383, Osaka, Japan, Aug., 2002.
      DOI: 10.1109/SICE.2002.1196606 (IEEE Xplore)
    258. M. Amagasaki, F. Kobayashi, M. Watanabe, T. Yagi,
      “Motion Image Compression Circuit using the Silicon Retina as Active Sensor,”
      SICE Annual Conference, pp. 2380-2381, Osaka, Japan, Aug., 2002.
      DOI: 10.1109/SICE.2002.1196605 (IEEE Xplore)
    259. M. Watanabe, A. Itoh, F. Kobayashi ,
      “An optical energy neural networkwith self-organizing capability,”
      17th annual conference of International Conference on Circuits/Systems Computers and Communications, vol. 2, pp. 1292-1295, Tokushima, Japan, July, 2001.


    ■国内発表

    1. 吉永 透,渡邊 実,「3重実装・光再構成型ゲートアレイVLSI」, 電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),pp. **-**,サテライトキャンパスひろしま,12月6日,2018.
    2. 髙木雄介,渡邊 実,佐野健太郎,「ロボット制御アルゴリズムのFPGAへの実装」,電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),pp. **-**,サテライトキャンパスひろしま,12月6日,2018.
    3. 藤森 卓巳,渡邊 実,「光再構成型ゲートアレイVLSIの放射線劣化特性評価」,第63回宇宙科学技術連合講演会,久留米シティープラザ,10月,2018.
    4. 渡邊 将己,渡邊 実,「多重化回路実装におけるソフトエラー耐性の評価」,第63回宇宙科学技術連合講演会,久留米シティープラザ,10月,2018.
    5. 高木 雄介,渡邊 実,「光再構成型ゲートアレイにおける動的再構成」,第63回宇宙科学技術連合講演会,久留米シティープラザ,10月,2018.
    6. 藤崎 伸也,渡邊 実,「超音波センサの耐放射線性能評価」, 第63回宇宙科学技術連合講演会,久留米シティープラザ,10月,2018.
    7. 渡邊 実,「FPGAによる自動車の自動走行コンテストについて」,第4回 人工知能とHW/SW協調設計ワークショップ,てんぶす那覇,7月,2018.
    8. 杉山 和礼,渡邊 実,「光再構成型ゲートアレイの光バスにおけるビットエラーレートの測定」,電子情報通信学会総合大会,学生ポスターセッション,東京電機大学,3月,2018.
    9.  藤崎伸也,渡邊 実,「超音波センサの放射線耐性試験」,電子情報通信学会総合大会,A-4-5,東京電機大学,3月21日,2018.
    10. 藤森卓巳,渡邊 実,「光再構成型ゲートアレイVLSIの放射線耐性評価」,電子情報通信学会総合大会,D-10-3,東京電機大学,3月22日,2018.
    11. 旗持卓美,渡邊 実,「放射線環境でのモータ制御」,電子情報通信学会総合大会,A-1-24,東京電機大学,3月23日,2018.
    12. 森卓巳,渡邊 実,「光再構成型ゲートアレイのトータルドーズ耐性」 ,電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),pp. **-**,慶応義塾大学,1月19日,2018.
    13. 藤森卓巳,渡邊実,「宇宙機器向けホログラムメモリ計算のアクセラレーション」,
      第61回宇宙科学技術連合講演会,pp. ***-***,10月25日〜27日.
    14. 藤森卓巳,渡邊 実,「光再構成型ゲートアレイのホログラムメモリ計算のハードウェアアクセラレーション」 ,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),pp. 31-36,(株) ドワンゴ,9月25日,2017.
    15. 榛葉大樹,渡邊 実,「VTRを使用したMono Instruction Set Computer の性能解析」 ,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),pp. 43-46,(株) ドワンゴ,9月25日,2017.
    16. 伊藤芳純,渡邊 実,荻原昭文,「光再構成型ゲートアレイのホログラムメモリ部の耐放射線性能試験」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),pp. 43-46,登別温泉第一滝本館,5月22日,2017.
    17. 藤﨑伸也,渡邊 実,「光再構成型ゲートアレイ向け耐放射線安定化電源」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),pp. 47-50,登別温泉第一滝本館,5月22日,2017.
    18. 藤森卓巳,渡邊 実,「マルチコンテキストを用いた高速光スクラビング」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),pp. 105-109,登別温泉第一滝本館,5月22日,2017.
    19. Bharat Ramanathan, Minoru Watanabe, “Photodiode Response Measurement Technique using Low Laser Intensity,”
      電子情報通信学会総合大会,3月,2017.
    20. 榛葉大樹,渡邊実,「マルチコンテキスト光再構成型ゲートアレイの暗点雑音測定」,
      電子情報通信学会総合大会,3月,2017.
    21. 寺田涼,渡邊実,「ハードウェアアクセラレータの放射線耐性」,
      電子情報通信学会総合大会,3月,2017.
    22. 伊藤芳純,渡邊実,荻原 昭文,「ホログラムメモリの放射線耐性評価」,
      電子情報通信学会総合大会,3月,2017.
    23. 旗持卓美,渡邊 実,「モータコントローラの放射線耐性試験」,
      電子情報通信学会総合大会,p. A-1-4,名城大学,3月23日,2017.
    24. 藤﨑伸也,渡邊 実,「電源回路の放射線耐性試験」,
      電子情報通信学会総合大会,p. C-12-13,名城大学,3月24日,2017.
    25. 藤森卓巳,渡邊 実,「光再構成型ゲートアレイの高速スクラビング手法」,
      電子情報通信学会総合大会,p. D-6-16,名城大学,3月22日,2017.
    26. 荻原 昭文,渡邊 実,伊藤 芳純,「液晶ホログラムメモリへの放射線照射による光学特性の影響」,
      第64回応用物理学会春季学術講演会,p. 17a-P1-2,パシフィコ横浜,3月17日,2017.
    27. 赤部知也,渡邊実,「レーザアレイの放射線耐性評価」,
      第15回情報科学技術フォーラム(FIT2016),pp. 263-264, 富山大学,9月9日,2016.
    28. 伊藤芳純・渡邊実,荻原昭文,「ホログラムメモリの放射線耐性試験」,
      第15回情報科学技術フォーラム(FIT2016),pp. 265-266, 富山大学,9月9日,2016.
    29. 榛葉大樹,古川晋也,Ili Shairah Abdul Halim,渡邊 実,小林史典,「光再構成型ゲートアレイの光入力」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),pp. 67-70,富士通研究所 岡田記念ホール,5月19日,2016.
    30. 前田雄大,荻原昭文,渡邊 実,「液晶ホログラムメモリへの角度多重記録におけるレーザ露光条件の改善」,
      第63回応用物理学会春季学術講演会,p. 22a-P3-3,3月,2016.
    31. 榛葉大樹,渡邊 実,「光再構成型ゲートアレイの反転コンフィギュレーション手法のフォールトトレランス評価」,
      デザインガイア2015 -VLSI設計の新しい大地,長崎県勤労福祉会館,pp. 5-8,12月,2015.
    32. 伊藤芳純,渡邊 実,「並列処理指向・光再構成型ゲートアレイへのTMR実装」,
      デザインガイア2015 -VLSI設計の新しい大地,長崎県勤労福祉会館,pp. 1-4,12月,2015.
    33. 赤部知也,渡邊 実,「放射線でダメージを受けた光再構成型ゲートアレイのリカバリー手法」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),pp. 59-62, 愛媛大学,9月19日,2015
    34. 藤森卓巳,渡邊 実,「光再構成型ゲートアレイの高速スクラビング」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),pp. 131-134,京都大学,6月20日,2015
    35. 藤森卓巳,渡邊 実,「並列処理指向型FPGAアーキテクチャ」,
      再生可能集積システム時限研究会,pp. 67-70,明治大学,4月17日,2015.
    36. 藤森卓巳,渡邊 実,「2 並列ゲートアレイをもつ並列処理指向型光再構成型ゲートアレイVLSI」,
      電子情報通信学会・総合大会・ISS特別企画学生ポスターセッション,立命館大学,3月12日,2015.
    37. 赤木 昂太,渡邊 実,「光再構成型ゲートアレイにおけるレーザアレイに対する放射線耐性」,
      日本光学会 情報フォトニクス研究グループ・関東学生研究論文講演会,p. 45,静岡大学,3月10日,2015.
    38. 藤森 卓巳,渡邊 実,「MEMSホログラムメモリの放射線耐性」,
      日本光学会 情報フォトニクス研究グループ・関東学生研究論文講演会,p. 44,静岡大学,3月10日,2015.
    39. 窪田 貴之,渡邊 実,「光再構成型ゲートアレイのホログラムメモリの放射線耐性」,
      日本光学会 情報フォトニクス研究グループ・関東学生研究論文講演会,p. 1,静岡大学,3月10日,2015.
    40. 伊藤宏幸,森脇 烈,渡邊 実,「光再構成型ゲートアレイの並列構成法の放射線耐性に関する一考察」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),pp. 31-34, 慶応大学,1月29日,2015.
    41. 藤森卓巳、渡邊実、「光再構成型ゲートアレイの色構成手法の放射線耐性」,
      宇宙科学技術連合講演会,長崎ブリックホール,11月14日,2014.
    42. 藤森卓巳、渡邊実、「光再構成型ゲートアレイの4色カラー構成」,
      再生可能集積システム時限研究会,東洋大学,10月18日,2014.
    43. 藤森卓巳,渡邊 実,「並列処理指向・光再構成型ゲートアレイVLSI」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),pp. 47-50,杜の宿(宮島) ,9月18日,2014.
    44. 森脇烈,伊藤宏幸,前川輝,渡邊実,荻原昭文,「光再構成型ゲートアレイのホログラムメモリ部の放射線耐性」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),pp. 19-22,杜の宿(宮島) ,9月18日,2014.
    45. 窪田 貴之,渡邊 実,「高密度ダイナミック光再構成型ゲートアレイ」
      電子情報通信学会 総合大会 ISS特別企画「学生ポスターセッション」,新潟大学,3月20日,2014.
    46. 藤森卓巳,渡邊 実,「色構成手法を用いた光再構成型ゲートアレイの放射線耐性」
      電子情報通信学会 総合大会 ISS特別企画「学生ポスターセッション」,新潟大学,3月20日,2014.
    47. 荻原昭文,前川 輝,渡邊 実,森脇 烈,「角度多重記録による液晶ホログラムメモリを用いた光再構成試験」
      第61回応用物理学会春季学術講演会,青山学院大学,3月18日,2014.
    48. 赤木昂太,渡邊 実,「光再構成型ゲートアレイへの可変サイズスポット構成手法」,
      平成25年度 電子情報通信学会東海支部 卒業研究発表会,三重大学,3月10日,2014.
    49. 藤森卓巳,渡邊 実,「光再構成型ゲートアレイへの色構成手法」,
      平成25年度 電子情報通信学会東海支部 卒業研究発表会,三重大学,3月10日,2014.
    50. 瀬尾真人,渡邊 実,「差分光再構成型ゲートアレイの放射線耐性向上手法」,
      平成25年度 電子情報通信学会東海支部 卒業研究発表会,三重大学,3月10日,2014.
    51. 森脇烈,渡邊実,「負論理回路実装を活用した光再構成型ゲートアレイの放射線耐性の向上手法」
      宇宙科学技術連合講演会,米子コンベンションセンター,10月9日,2013.
    52. 瀬尾真人,渡邊 実,「差分光再構成型ゲートアレイの放射線耐性向上実装手法」
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会)
      Vol. 113,No. 325,pp. 83-86,鹿児島県文化センター(宝山ホール),11月28日,2013.
    53. 上窪勇貴,渡邊実,川人祥二,「フーリエ変換を用いた光再構成型ビジョンチップによる画像認識」
      電気関係学会 東海支部連合大会,pp. **-**, 静岡大学,9月24日,2013.
    54. 藤森卓巳,渡邊 実,「光再構成型ゲートアレイへの色構成手法」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会)
      Vol. 113,No. 221,pp. 103-108,北陸先端科学技術大学院大学,9月19日,2013.
    55. 赤木昂太,渡邊 実,「光再構成型ゲートアレイへの可変サイズスポット構成手法」
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会)
      Vol. 113,No. 221,pp. 109-112,北陸先端科学技術大学院大学,9月19日,2013.
    56. 前川 輝,荻原昭文,渡邊 実,森脇 烈,「光再構成用コンテキストデータの液晶ホログラムへの角度多重記録」,
      応用物理学会秋季学術講演会,p.*,同志社大学,9月,2013.
    57. 荻原 昭文,志智 弘,渡邊実,森脇 烈,「光再構成型ゲートアレイ用液晶ホログラムメモリの温度依存性」,
      応用物理学会春季学術講演会,p. *, 神奈川工科大学,3月,2013.
    58. 山地勇一郎,渡邊実,「4コンテキストMEMS光再構成型ゲートアレイ」,
      電子情報通信学会 総合大会 ISS特別企画「学生ポスターセッション」,pp. **-**, 岐阜大学,3月,2013.
    59. 谷川彰,渡邊実,「16コンテキストを活用した光再構成型ゲートアレイの放射線耐性の向上方法」,
      電子情報通信学会 総合大会 ISS特別企画「学生ポスターセッション」,pp. **-**, 岐阜大学,3月,2013.
    60. 白橋侑弥,渡邊実,「MISCディペンダブルシステムのStratix V FPGAへの実装」,
      電子情報通信学会 総合大会 ISS特別企画「学生ポスターセッション」,pp. **-**, 岐阜大学,3月,2013.
    61. 山地勇一郎,渡邊実,「2コンテキストMEMS光再構成型ゲートアレイ」,
      電子情報通信学会 総合大会,pp. **-**, 岐阜大学,3月,2013.
    62. 伊藤宏幸,渡邊実,「モノ・インストラクション・セット・コンピュータの実装」,
      卒業研究発表会,電子情報通信学会 東海支部,pp. **-**, 名古屋大学,3月,2013.
    63. 窪田貴之,渡邊実,「0.18 μm CMOSプロセスダイナミック光再構成型ゲートアレイVLSI」,
      卒業研究発表会,電子情報通信学会 東海支部,pp. **-**, 名古屋大学,3月,2013.
    64. 谷川彰,渡邊実,「マルチコンテキストを活用した光再構成型ゲートアレイの放射線耐性の向上方法」,
      卒業研究発表会,電子情報通信学会 東海支部,pp. **-**, 名古屋大学,3月,2013.
    65. 白橋侑弥,渡邊 実,「高速動的再構成を活用したディペンダブルシステムの構成手法」,
      卒業研究発表会,電子情報通信学会 東海支部,pp. **-**, 名古屋大学,3月,2013.
    66. 伊藤宏幸,渡邊実,「28nmプロセスFPGAへのモノ・インストラクション・セット・コンピュータの実装」,
      静岡地区計測制御研究発表会,pp. 7-8, 12月,2012.
    67. 窪田貴之,渡邊実,「0.18um CMOS プロセス ダイナミック光再構成型ゲートアレイVLSI」
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会)
      Vol. 112,No. 325,Reconf2012-46-Reconf2012-60,pp. 23-27,九州大学医学部百年講堂,11月,2012
    68. 森脇烈,渡邊実,荻原昭文,「偏光依存性ホログラムメモリを用いた9コンテキスト光再構成型ゲートアレイ」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会)
      Vol. 112,No. 325,Reconf2012-46-Reconf2012-60,pp. 29-32,九州大学医学部百年講堂,11月,2012
    69. 白橋侑弥,渡邊実,「高速動的再構成を活用したディペンダブルシステムの構成手法」
      第56回宇宙科学技連合講演会,CD-ROM,11月,2012
    70. 谷川彰,渡邊実,「マルチコンテキストを活用した光再構成型ゲートアレイの放射線耐性の向上方法」
      第56回宇宙科学技連合講演会,CD-ROM,11月,2012
    71. 上窪勇貴,渡邊実,川人祥二,「光再構成型ビジョンチップによる16諧調グレーレベル画像認識」
      電子情報通信学会技術研究報告(VLSI設計技術研究会),
      vol.112, no.245, pp.19-23,岩手県,ホテルルイズ,10月, 2012
    72. 伊藤宏幸,渡邊実,「モノ・インストラクション・セット・コンピュータ(MISC)の消費電力解析」
      電子情報通信学会技術研究報告(VLSI設計技術研究会),
      vol.112, no.245, pp.35-38,岩手県,ホテルルイズ,10月, 2012
    73. 渡邊貴弘,渡邊実,「0.18 μmプロセス反転・非反転光再構成型ゲートアレイVLSI」
      電気関係学会東海支部連合大会,CD-ROM, 豊橋技術科学大学,9月,2012.
    74. 伊藤宏幸,渡邊実,「モノ・インストラクション・セット・コンピュータ(MISC)の並列実装」
      電気関係学会東海支部連合大会,CD-ROM, 豊橋技術科学大学,9月,2012.
    75. 上窪勇貴,渡邊実,川人祥二,「高速動的再構成型ビジョンチップアーキテクチャによるアナログ画像検出」
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
      vol.112, no.203, pp.85-88, 滋賀県, 立命館大学,9月, 2012.
    76. 余座貴志,渡邊実,「再構成速度調整アナログビットを含む光再構成型ゲートアレイのコンテキスト重ね合わせによる構成高速化手法」
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
      vol.112, no.203, pp.67-71, 滋賀県, 立命館大学,9月, 2012.
    77. 荻原昭文,渡邊実,「光再構成型ゲートアレイ用マルチコンテキストデータの液晶ホログラム記録」
      第73回応用物理学会学術講演会,DVD-ROM, 愛媛大学,9月,2012.
    78. 余座貴志,渡邊実,「光再構成型ゲートアレイの再構成速度調整手法とレーザアレイ故障からの復旧試験」
      電子情報通信学会東海支部卒業研究発表会,岐阜大学,3月,2012.
    79. 鳥飼勇希,渡邊実,「光再構成型ゲートアレイへの三重回路実装」
      電子情報通信学会東海支部卒業研究発表会,岐阜大学,3月,2012.
    80. 渡邊貴弘,渡邊実,「0.18 μm CMOSプロセス差分光再構成型ゲートアレイVLSI」
      情報処理学会 全国大会,名古屋工業大学,3月,2012.
    81. 渡邊貴弘,渡邊実,「0.18μmプロセス光再構成型ゲートアレイVLSI」
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
      vol.111, no.397, VLD2011-117, pp.153-156, 神奈川県, 慶応大学, 1月, 2012.
    82. 余座貴志,渡邊実,「再構成速度調整アナログビットを含む光再構成型ゲートアレイのレーザアレイ故障からの復旧試験」
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
      vol.111, no.397, VLD2011-118, pp.157-161, 神奈川県, 慶応大学, 1月, 2012.
    83. 余座貴志,渡邊実,「ダイナミック光再構成型ゲートアレイのレーザアレイ故障からの復旧試験」
      電子情報通信学会技術研究報告(回路とシステム研究会),
      vol.111, no.377, CAS2011-105, pp.109-114, 福岡県, 九州大学, 1月, 2012.
    84. 余座貴志,渡邊実,「光再構成型ゲートアレイの再構成速度調整手法」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
      vol. 111, no. 323, RECONF2011-43, pp.13-17 , 宮崎県, ニューウェルシティ宮崎,11月, 2011.
    85. 上窪勇貴,渡邊実,川人祥二,「レンズアレイを使用した高速動的再構成型ビジョンチップアーキテクチャ」,
      電子情報通信学会技術研究報告(信号処理研究会),
      vol.111, no 257, SIP2011-75, pp.83-88 , 宮城県 作並温泉, 10月, 2011
    86. 仁平優基,渡邊実,「モノ・インストラクション・コンピュータの実装」,
      電気関係学会東海支部連合大会,CD-ROM, 三重大学,9月,2011.
    87. 渡邊貴弘,渡邊実,「光再構成型ゲートアレイに対する多数決レーザ駆動回路」,
      電気関係学会東海支部連合大会,CD-ROM, 三重大学,9月,2011.
    88. 鳥飼勇希,渡邊実,「光再構成型ゲートアレイへの三重回路実装」,
      電気関係学会東海支部連合大会,CD-ROM, 三重大学,9月,2011.
    89. 山地勇一郎,中田浩成,渡邊実,川人祥二,「動的再構成ビジョンチップアーキテクチャ上での並列テンプレートマッチング処理」
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
      vol.111, no 218, RECONF2011-35, pp.75-79 , 名古屋大学, 9月, 2011.
    90. 渡邊貴弘,渡邊実,「位相ホログラムを用いたディペンダブル光再構成型ゲートアレイ」,
      LSIとシステムのワークショップ, 講演資料集およびポスター資料集, pp. 281-283, 北九州国際会議場, 5月, 2011.
    91. 渡邊貴弘,渡邊実,「位相ホログラムを用いた光再構成型ゲートアレイ」,
      電子情報通信学会技術研究報告(光エレクトロニクス研究会),
      vol.111, no 37, OPE2011-8, pp.1-5, 機械振興会館, 5月, 2011.
    92. 山地勇一郎,渡邊実,「256コンテキストMEMS光再構成型ゲートアレイ」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
      vol.111, no 31, RECONF2011-21, pp.121-125 , 北海道大学, 5月, 2011.
    93. 渡辺貴弘,渡邊実,「宇宙空間用ロバスト・プログラマブルデバイス」,
      卒業研究発表会,電子情報通信学会 東海支部,3月,2011.
    94. 中田浩成,渡邊実,「動的光再構成型ビジョンチップによるテンプレートマッチング」
      卒業研究発表会,電子情報通信学会 東海支部,3月,2011.
    95. 山地勇一郎,渡邊実,「MEMSマルチコンテキスト光再構成型ゲートアレイ」
      卒業研究発表会,電子情報通信学会 東海支部,3月,2011.
    96. 久保田,渡邊実,「プログラマブル光再構成型ゲートアレイとDMDを用いたライター」,
      レーザー学会学術講演会第31回年次大会, 講演予稿集, 電気通信大学, 1月, 2011.
    97. 森田,渡邊実,「MEMSダイナミック光再構成型ゲートアレイにおけるMEMS組立精度」,
      電子情報通信学会技術研究報告(VLIS設計研究会),
      vol.109, no 360, VLD2010-106, pp.151-156 , 慶応大学, 1月, 2011.
    98. 森田,渡邊実,「ホログラム閾値可変によるMEMSダイナミック光再構成型ゲートアレイの動作効率改善法」,
      第8回情報学ワークショップ(WiNF2010), CD-ROM,名古屋大学, 12月, 2010.
    99. グンジャラム アマルジャルガル,渡邊実,「ダイナミック光再構成型ゲートアレイの動的部分再構成の性能評価」,
      電子情報通信学会技術研究報告(電子部品・材料研究会),
      vol. 110,No. 314, CPM2010-133,pp. 55-60,九州大学, 11月, 2010.
    100. 渡邊貴弘,渡邊実,「ホログラムメモリシステムのレーザーアレイ故障の復旧方法」,
      第54回宇宙科学技術連合講演会, CD-ROM, 静岡県コンベンションアーツセンター「グランシップ」,11月, 2010.
    101. 森田,渡邊実,「光再構成型ゲートアレイにおけるMEMSアドレッシング技術」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
      vol. 110,No. 204, RECONF2010-30,pp. 73-78,静岡大学, 9月, 2010.
    102. 渡邊貴弘,渡邊実,「光再構成型ゲートアレイのレーザアレイ故障の復旧方法」
      電子情報通信学会技術研究報告(機構デバイス研究会),
      vol. 110,No. 178, OPE2010-55,pp. 135-140,千歳アルカディアプラザ, 8月, 2010.
    103. 山地,渡邊実,「64コンテキストMEMS光再構成型ゲートアレイ」
      電子情報通信学会技術研究報告(機構デバイス研究会),
      vol. 110,No. 178, OPE2010-56,pp. 140-144,千歳アルカディアプラザ, 8月, 2010.
    104. 中田,渡邊実,「高速動的光再構成型イメージセンサのよる4点のテンプレートマッチング」
      電子情報通信学会技術研究報告(機構デバイス研究会),
      vol. 110,No. 178, OPE2010-57,pp. 145-148,千歳アルカディアプラザ, 8月, 2010.
    105. 間渕,渡邊実,荻原,小林,「偏光依存性ホログラムメモリの偏光スイッチングを用いた光再構成試験」,
      平成22年度電気関係学会東海支部連合大会, CD-ROM, 中部大学, 8月, 2010.
    106. 久保田,渡邊実,「銀塩ホログラムを用いた4コンテキスト・プログラマブル光再構成型ゲートアレイ」,
      平成22年度電気関係学会東海支部連合大会, CD-ROM, 中部大学, 8月, 2010.
    107. 青山,渡邊実,「ダイナミック光再構成型ゲートアレイのばらつき補正技術」,
      LSIとシステムのワークショップ, 講演資料集およびポスター資料集, pp. 188-190, 北九州国際会議場, 5月, 2010.
    108. 森脇,渡邊実,「明点ビット数の最小化による順序回路の高速構成手法」,
      LSIとシステムのワークショップ, 講演資料集およびポスター資料集, pp. 185-187, 北九州国際会議場, 5月, 2010.
    109. 瀬戸,渡邊実,「ダイナミック光再構成型ゲートアレイのレーザー故障回避」,
      第57回応用物理学関係連合講演会 講演予稿集,東海大学湘南キャンパス, p. 03-112, 3月, 2010.
    110. 間渕,越智,渡邊実,荻原,小林,「偏光依存性ホログラムメモリを用いた光再構成試験」,
      第57回応用物理学関係連合講演会 講演予稿集,東海大学湘南キャンパス, p. 03-087, 3月, 2010.
    111. 荻原,越智,渡邊実,間渕,小林,「液晶を用いた光再構成型ゲートアレイ用異方性ホログラムメモリの作製」,
      第57回応用物理学関係連合講演会 講演予稿集,東海大学湘南キャンパス, p. 12-232, 3月, 2010.
    112. 保田,渡邊実,「動的再構成を用いたイメージセンサ」,
      電子情報通信学会技術研究報告(画像工学研究会),
      vol. 109,No. 469, IE2009-193,pp. 83-86,東北大学, 3月, 2010.
    113. 森田,渡邊実,「差分光再構成手法に対する不良耐性」,
      電子情報通信学会技術研究報告(画像工学研究会),
      vol. 109,No. 469, IE2009-192,pp. 77-82,東北大学, 3月, 2010.
    114. 青山,渡邊実,「アナログコンテクストを用いたフォトダイオード特性の補正手法」,
      電子情報通信学会技術研究報告(VLSI設計技術研究会),
      Vol. 109, no. 393, VLD2009-97, pp.171-174, 慶応義塾大学, 1月, 2010.
    115. 上野,渡邊実,「光ファイバーを用いたリモートダイナミック光再構成型ゲートアレイ」,
      電子情報通信学会技術研究報告(VLSI設計技術研究会),
      vol.109, no. 393, VLD2009-96, pp.167-170, 慶応義塾大学, 1月, 2010.
    116. 久保田,渡邊実,「銀塩ホログラムを用いたプログラマブル光再構成型ゲートアレイ」,
      電子情報通信学会技術研究報告(VLSI設計技術研究会),
      vol.109, no. 393, VLD2009-98, pp.175-179, 慶応義塾大学, 1月, 2010.
    117. 瀬戸,渡邊実,「ダイナミック光再構成ゲートアレイのブロック再構成」,
      電子情報通信学会技術研究報告(集積回路研究会),
      vol.109, no. 405, ICD2009, pp.19-23 , 東芝本社, 1月, 2010.
    118. 中島,渡邊実,「100コンテキスト光再構成型ゲートアレイ」,
      第10回計測自動制御学会 システムインテグレーション部門 講演会論文集CD-ROM, 芝浦工業大学, 12月, 2009.
    119. 上野,渡邊実,「4コンテキスト・リモート光再構成型ゲートアレイ」,
      電子情報通信学会技術研究報告(集積回路研究会),
      vol. 109, no. 336, ICD2009-97, pp. 117-120, 静岡大学, 12月, 2009.
    120. 中島,渡邊実,「宇宙放射線に対して高い耐性を持つ光バッファリング手法」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
      Vol. 109, No. 320, RECONF2009-44, pp. 13-18, 高知文化プラザ, 12月, 2009.
    121. 瀬戸,渡邊実,「MEMSを用いた反転・非反転ダイナミック光再構成型ゲートアレイ」
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
      Vol. 109, No. 320, RECONF2009-43, pp. 7-12, 高知文化プラザ, 12月, 2009.
    122. 久保田,渡邊実,「プログラマブル光再構成型ゲートアレイのホログラム窓の影響解析」,
      電子情報通信学会技術研究報告(VLSI設計技術研究会),
      Vol. 109, No. 315, VLD2009-56, pp.101-105,高知文化プラザ, 12月, 2009.
    123. 森田,渡邊実,「ディジタルミラーデバイスを用いた差分光再構成型ゲートアレイ」
      電子情報通信学会技術研究報告(信号処理研究会),
      Vol. 109,No. 226, SIP2009-56,pp. 1-5,福井県 芦原温泉,10月,2009.
    124. 青山,渡邊実,「アナログコンテキストを用いた光再構成の最適化手法」
      電子情報通信学会技術研究報告(信号処理研究会),
      Vol. 109,No. 226, SIP2009-57,pp. 7-10,福井県 芦原温泉,10月,2009.
    125. 上野,渡邊実,「光ファイバを用いたリモート光再構成型ゲートアレイ」,
      電子情報通信学会技術研究報告(VLSI設計技術研究会),
      Vol. 109, no. 201, VLD2009-40, pp. 63-66, 大阪大学, 9月, 2009.
    126. 瀬戸,渡邊実,「MEMSダイナミック光再構成型ゲートアレイの不良耐性」,
      電子情報通信学会技術研究報告(VLSI設計技術研究会),
      Vol. 109, no. 201, VLD2009-42, pp. 71-76, 大阪大学, 9月, 2009.
    127. 森脇,渡邊実,「負論理回路実装による光再構成の高速化手法」,
      電子情報通信学会技術研究報告(VLSI設計技術研究会),
      Vol. 109, no. 201, VLD2009-41, pp. 67-70, 大阪大学, 9月, 2009.
    128. 間渕,宮城,渡邊実,荻原,「不揮発性液晶ホログラムメモリを用いた光再構成型ゲートアレイの不良耐性」,
      第53回宇宙科学技術連合講演会, CD-ROM , 京都大学, 9月, 2009.
    129. 森田,渡邊実,「MEMSを使用した光再構成技術」,
      第53回宇宙科学技術連合講演会, CD-ROM, 京都大学, 9月, 2009.
    130. 久保田,渡邊実,「レンズ結像系を用いないプログラマブル光再構成型ゲートアレイ用ライター」,
      第53回宇宙科学技術連合講演会, CDROM , 京都大学, 9月, 2009.
    131. 中島,渡邊実,「36コンテキスト光再構成形ゲートアレイにおける高速再構成」,
      平成21年度電気関係学会東海支部連合大会, CD-ROM, 愛知工業大学, 9月, 2009.
    132. 瀬戸,渡邊実,「MEMSを用いたダイナミック光再構成型ゲートアレイ」,
      平成21年度電気関係学会東海支部連合大会, CD-ROM, 愛知工業大学, 9月, 2009.
    133. 久保田,渡邊実,「レンズ結像系を用いない4コンテキストプログラマブル光再構成型ゲートアレイ用ライター」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
      Vol. 109, no198, RECONF2009-37, pp. 109-112, 宇都宮大学, 9月, 2009.
    134. 中島,渡邊実,「36コンテキストダイナミック光再構成形ゲートアレイ」,
      電子情報通信学会技術研究報告(レーザ・量子エレクトロニクス研究会),
      vol. 109, no. 173, LQE2009-41, pp. 41-46, 東北大学, 8月, 2009.
    135. 森田,渡邊実,「デジタルミラーデバイスを用いた4コンテキスト光再構成」,
      電子情報通信学会技術研究報告(光エレクトロニクス研究会),
      vol. 109, no. 173, OPE2009-81, pp. 37-40, 東北大学, 8月, 2009.
    136. 間渕, 宮城, 渡邊実, 荻原, 「不揮発性液晶ホログラムメモリを用いたダイナミック光再構成型ゲートアレイの故障耐性」,
      電子情報通信学会技術研究報告(回路とシステム研究会),
      vol. 109, no. 110, CAS2009-20, pp. 109-112, 釧路市生涯学習センター, 7月, 2009.
    137. 森田, 渡邊実, 「デジタルミラーデバイスを用いた光再構成」,
      電子情報通信学会技術研究報告(回路とシステム研究会),
      vol. 109, no. 110, CAS2009-21, pp. 113-116, 釧路市生涯学習センター, 7月, 2009.
    138. 間渕, 宮城, 渡邊実, 荻原, 「不揮発性液晶ホログラムメモリを用いたダイナミック光再構成型ゲートアレイ」,
      LSIとシステムのワークショップ, pp. 277-279, 北九州国際会議場, 5月, 2009.
    139. 森田, 渡邊実, 「光再構成型ゲートアレイの組み立て誤差・総合補正手法」,
      LSIとシステムのワークショップ, pp. 286-288, 北九州国際会議場, 5月, 2009.
    140. 久保田, 渡邊実, 「斜め入射光源を用いたプログラマブル光再構成型ゲートアレイ」,
      LSIとシステムのワークショップ, pp. 289-291, 北九州国際会議場, 5月, 2009.
    141. 瀬戸,渡邊実,「11,424ゲートダイナミック光再構成型ゲートアレイへの多数決回路実装 」,
      第56回応用物理学関係連合講演会 講演予稿集,筑波大学, p. , 3月, 2009.
    142. 久保田,渡邊実,「プログラマブル・ダイナミック光再構成型ゲートアレイ」,
      第56回応用物理学関係連合講演会 講演予稿集,筑波大学, p. , 3月, 2009.
    143. 中島,渡邊実,「16コンテキスト光再構成型ゲートアレイ」,
      電子情報通信学会技術研究報告(回路とシステム研究会),
      vol. 108, no. 453, CAS2008-111, pp. 61-65, 岐阜長良川温泉国際会議場, 3月, 2009.
    144. 間渕, 宮城, 渡邊実, 荻原,「不揮発性液晶ホログラムメモリを用いた光再構成型ゲートアレイ」,
      電子情報通信学会技術研究報告(回路とシステム研究会),
      vol. 108, no. 453, CAS2008-112, pp. 67-70, 岐阜長良川温泉国際会議場, 3月, 2009.
    145. 中島,渡邊実,「9コンテキスト差分光再構成型ゲートアレイの高速再構成試験」,
      電子情報通信学会技術研究報告(集積回路研究会),
      vol. 108, no. 347, ICD2008-116, pp. 67-72, 東工大(大岡山), 12月, 2008.
    146. 瀬戸,渡邊実,「ダイナミック光再構成型ゲートアレイのゲートアレイ部の性能評価」,
      電子情報通信学会技術研究報告(集積回路研究会),
      vol. 108, no. 347, ICD2008-117, pp. 73-78, 東工大(大岡山), 12月, 2008.
    147. 加藤,渡邊実,「反転・非反ダイナミック転光再構成アーキテクチャのエミュレーション試験」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
      vol. 108, no. 300, RECONF2008-38, pp. 1-4, 北九州学術研究都市, 11月, 2008.
    148. 中島,渡邊実,「宇宙放射線に対して高い耐性を持つ光再構成型ゲートアレイの高速再構成試験」,
      第52回宇宙科学技術連合講演会 講演予稿集,淡路夢舞台国際会議場, p. 48, 11月, 2008.
    149. 瀬戸,渡邊実,「完全並列プログラミングが可能なダイナミック光再構成型ゲートアレイ」,
      第52回宇宙科学技術連合講演会 講演予稿集,淡路夢舞台国際会議場, p. 48, 11月, 2008.
    150. 森田,渡邊実,「光再構成型ゲートアレイのホログラム部の組み立て精度について」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
      vol. 108, no. 300, RECONF2008-38, pp. 5-8,北九州学術研究都市, 11月, 2008.
    151. 中島,渡邊実,「13.75ns高速ホログラム光再構成」,
      電子情報通信学会技術研究報告(シリコン材料・デバイス研究会),
      vol. 108, no. 292, SDM2008-171, pp. 15-19, 機械振興会館, 11月, 2008.
    152. 瀬戸,渡邊実,「大規模光再構成型ゲートアレイにおけるホログラムメモリの不良耐性」,
      電子情報通信学会技術研究報告(シリコン材料・デバイス研究会),
      vol. 108, no. 292, SDM2008-172, pp. 21-25,機械振興会館, 11月, 2008.
    153. 中島,渡邊実,「光再構成型ゲートアレイにおけるマルチスピード再構成」,
      第69回応用物理学会学術講演会 講演予稿集,中部大学, p. 881, 9月, 2008.
    154. 久保田,渡邊実,「PAL-SLM を用いたプログラマブルな光再構成型ゲートアレイとライター」,
      第69回応用物理学会学術講演会 講演予稿集,中部大学, p. 882, 9月, 2008.
    155. 野田,渡邊実,「光再構成型ゲートアレイへの多数決回路の実装」,
      第69回応用物理学会学術講演会 講演予稿集,中部大学, p. 882, 9月, 2008.
    156. 森田,渡邊実,「光再構成型ゲートアレイの組み立て許容誤差」,
      第69回応用物理学会学術講演会 講演予稿集,中部大学, p. 756, 9月, 2008.
    157. 間渕,渡邊実,「再構成時間の最適化が可能なダイナミック光再構成型ゲートアレイ」,
      第69回応用物理学会学術講演会 講演予稿集,中部大学, p. 757, 9月, 2008.
    158. 加藤,渡邊実,「ゼロオーバーヘッド・高速ダイナミック光再構成型ゲートアレイ VLSI」,
      第69回応用物理学会学術講演会 講演予稿集,中部大学, p. 757, 9月, 2008.
    159. 加藤,渡邊実,「高速ダイナミック光再構成型ゲートアレイ VLSI」,
      電子情報通信学会技術研究報告(VLSI設計技術研究会), vol. 108, no. 224, VLD2008-56, pp.61-65, 金沢商工会議所会館, 9月, 2008.
    160. 久保田,渡邊実,「PAL-SLMを用いたプログラマブルなマルチコンテキスト光再構成型ゲートアレイ」,
      電子情報通信学会技術研究報告(VLSI設計技術研究会), vol. 108, no. 224, VLD2008-56, pp.67-70,金沢商工会議所会館, 9月, 2008.
    161. 中島,渡邊実,「大規模光再構成型ゲートアレイにおける高速再構成試験」,
      電子情報通信学会技術研究報告(VLSI設計技術研究会), vol. 108, no. 224, VLD2008-56, pp.55-59,金沢商工会議所会館, 9月, 2008.
    162. 瀬戸,渡邊実,「大規模ゲート光再構成型ゲートアレイの保持時間の測定」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会), vol. 108, no. 220, RECONF2008-31, pp. 51-55, 岡山大学, 9月, 2008.
    163. 加藤,渡邊実,「反転・非反転ダイナミック光再構成アーキテクチャのゼロオーバーヘッド・ノンゼローバーヘッドVLSI の比較評価」,
      情報フォトニクス研究グループ研究会,p. 21, 寸又峡公民館, 9月, 2008.
    164. 間渕,渡邊実,「9 コンテキスト光再構成型ゲートアレイ」,
      情報フォトニクス研究グループ研究会,p. 20, 寸又峡公民館, 9月, 2008.
    165. 森田,渡邊実,「光再構成型ゲートアレイの組み立て精度」,
      情報フォトニクス研究グループ研究会,p. 22, 寸又峡公民館, 9月, 2008.
    166. 中島,渡邊実,「4コンテキストDORGAにおける高速再構成」,
      電子情報通信学会技術研究報告(光エレクトロニクス研究会),
      vol. 108. no. 191, OPE2008-66, pp. 21-26, 東北大学, 8月, 2008.
    167. 瀬戸,渡邊実,「大規模ダイナミック光再構成型ゲートアレイVLSIの評価」,
      電子情報通信学会技術研究報告(光エレクトロニクス研究会),
      vol. 108. no. 191, OPE2008-67, pp. 27-31,東北大学, 8月, 2008.
    168. 瀬戸,渡邊実,「銀塩ホログラムメモリを用いたマルチコンテキスト・ダイナミック光再構成型ゲートアレイ」,
      電子情報通信学会技術研究報告,
      vol. 108. no. 48, RECONF2008-11, pp. 61-64, 会津大学, 5月, 2008.
    169. 中島,渡邊実,「4コンテキスト光再構成型ゲートアレイによる高速再構成」,
      電子情報通信学会技術研究報告, vol. 108. no. 48, RECONF2008-12, pp. 65-69, 会津大学, 5月, 2008.
    170. 瀬戸,渡邊実,「銀塩ホログラムを使用したダイナミック光再構成型ゲートアレイの保持時間の解析」,
      第55回応用物理学関係連合講演会 講演予稿集,日本大学理工学部, p. 1059, 3月, 2008.
    171. 中島,渡邊実,「マルチコンテキスト光再構成型ゲートアレイにおける高速再構成」
      第55回応用物理学関係連合講演会 講演予稿集,日本大学理工学部, p. 1059, 3月, 2008.
    172. 山口,渡邊実,「2つのVCSELレーザを用いたマルチコンテキスト光再構成型ゲートアレイ」,
      第55回応用物理学関係連合講演会 講演予稿集,日本大学理工学部, p. 1059, 3月, 2008.
    173. 加藤,渡邊実,「反転・非反転ダイナミック光再構成アーキテクチャの比較評価」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会), vol. 108, no. 414, RECONF2008-63, pp. 45-50, 慶応義塾大学(日吉) , 1月, 2008.
    174. 間渕,渡邊実,「4コンテキスト光再構成型ゲートアレイの実証」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
      vol. 108, no. 414, RECONF2008-62, pp. 41-44, 慶応義塾大学(日吉) , 1月, 2008.
    175. 久保田,渡邊実,「9コンテキスト・プログラマブル光再構成型ゲートアレイとライター」,
      電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
      vol. 108, no. 414, RECONF2008-61, pp. 37-40, 慶応義塾大学(日吉) , 1月, 2008.
    176. 中島,渡邊実,「9コンテキスト光再構成ゲートアレイによる高速再構成」,
      電子情報通信学会技術研究報告(回路とシステム研究会), vol. 108, no. 388, CAS2008-75, pp. 63-67, ホテルマリックス(宮崎), 1月, 2008.
    177. 森田,渡邊実,「光再構成型ゲートアレイの組み立て誤差補正手法」,
      電子情報通信学会技術研究報告(回路とシステム研究会), vol. 108, no. 388, CAS2008-74, pp. 59-62, ホテルマリックス(宮崎), 1月, 2008.
    178. 瀬戸,渡邊実,「ダイナミック光再構成アーキテクチュアの連続再構成における保持時間の解析」,
      電子情報通信学会技術研究報告, vol. 107. no. 419, RECONF2007-71, pp. 43-47, 2008.
    179. 中島,渡邊実,「ダイナミック光再構成型ゲートアレイの高速再構成試験」,
      電子情報通信学会技術研究報告, vol. 107. no. 419, RECONF2007-72, pp. 49-52, 2008.
    180. 篠原,渡邊実,「光再構成ゲートアレイのホログラムメモリに対する不良耐性解析」,
      電子情報通信学会技術研究報告,vol. 107. no. 419, RECONF2007-73, pp. 53-57, 2008.
    181. 日高,小林,渡邊実,「動的再構成のための配置配線の一手法」,
      電子情報通信学会技術研究報告, vol. 107, no. 341, RECONF2007-38, pp. 13-17, 2007.
    182. 瀬戸,渡邊実,「照射時間を一定としたダイナミック光再構成型ゲートアレイの保持時間の解析」,
      電子情報通信学会技術研究報告,vol. 107, no. 295, VLD2007-60, pp. 47-52, 2007.
    183. 中島,渡邊実,「マルチコンテキスト光再構成型ゲートアレイによる高速動的光再構成」
      電子情報通信学会技術研究報告,vol. 107, no. 295, VLD2007-61, pp. 53-57, 2007.
    184. 山口,渡邊実,「コンテキスト重ね合わせによる高速光再構成」,
      電子情報通信学会技術研究報告,vol. 107, no. 295, VLD2007-62, pp. 59-62, 2007.
    185. 山口,渡邊実,「マルチコンテキスト光再構成型ゲートアレイ」,
      電子情報通信学会技術研究報告, vol. 107, no. 225, RECONF2007-18, pp. 19-22, 2007.
    186. 中島,渡邊実,「ODRGA-VLSIのゲートアレイ動作時における高速再構成」,
      電子情報通信学会技術研究報告, vol. 107, no. 225, RECONF2007-19, pp. 23-27, 2007.
    187. 瀬戸,渡邊実,「ダイナミック光再構成アーキテクチュアの再構成時間と保持時間の測定」,
      電子情報通信学会技術研究報告, vol. 107, no. 225, RECONF2007-20, pp. 29-33, 2007.
    188. 日高,渡邊実,小林,「光再構成型ゲートアレイの製造不良耐性」,
      電子情報通信学会技術研究報告, RECONF2006-20, pp.1-5, 2006.
    189. 日高,渡邊実,小林,「差分光再構成型ゲートアレイの再構成時間・消費電力の最適化手法」,
      電子情報通信学会技術研究報告, RECONF2006-21, pp.7-11, 2006.
    190. 中田,渡邊実,小林,「液晶ホログラムを用いた光再構成型ゲートアレイ」,
      電子情報通信学会技術研究報告, RECONF2006-22, pp.13-16, 2006.
    191. 井上,小林,渡邊実,「位相補間によるPLLの特性改善 ~ 位相補間回路の最適化 ~」,
      電子情報通信学会技術研究報告, CAS2005-89, pp.13-17, 2006.
    192. 深川,渡邊実,小林,「ダイナミック光再構成型ゲートアレイ」,
      第11回計測自動制御学会九州支部講義会予稿, 103B-5, 2006.
    193. 後藤,渡邊実,小林,「ゼロオーバーヘッド・ダイナミック光再構成型ゲートアレイ」,
      第11回計測自動制御学会九州支部講義会予稿, 103B-6, 2006.
    194. 井上,小林,渡邊実,「位相補間によるPLLの特性改善:ジッタ低減のための高精度補間」,
      第11回計測自動制御学会九州支部講義会予稿, 102D-1, 2006.
    195. 櫻井,小林,渡邊実,「動的再構成システム開発環境」,
      第11回計測自動制御学会九州支部講義会予稿, 204A-4, 2006.
    196. 山口,小林,渡邊実,「デジタルオーディオの統合開発環境 -RHDLによるFPGA開発-」,
      第11回計測自動制御学会九州支部講義会予稿, 204A-6, 2006
    197. 志岐,渡邊実,小林,「272ゲート規模ODRGA-VLSIの実装評価」,
      電子情報通信学会技術研究報告vol. 105, No. 184, pp. 61-65, 2005.
    198. 宮野,渡邊実,小林,「複数のVCSELを用いたODRGAの再構成速度改善」,
      電子情報通信学会技術研究報告vol. 105, No. 184, pp. 67-70, 2005.
    199. 渡邊実,小林,「動的再構成によるシステム実現」,
      第6回システムインテグレーション部門講演会,pp. 571-572, 2005.
    200. 櫻井,小林,渡邊実,「光再構成ゲートアレイのプログラム支援環境」,
      第24回計測自動制御学会九州支部学術講演会予稿, pp. 141-142, 2005.
    201. 志岐,渡邊実,小林,「0.18umプロセスによる差分光再構成型ゲートアレイVLSI」,
      第24回計測自動制御学会九州支部学術講演会予稿, pp. 143-144, 2005.
    202. 藤目,渡邊実,小林,「光再構成型ゲートアレイの再構成回路の評価」,
      第24回計測自動制御学会九州支部学術講演会予稿, pp. 135-136, 2005.
    203. 松尾,渡邊実,小林,「光再構成型ゲートアレイの検査手法」,
      第24回計測自動制御学会九州支部学術講演会予稿, pp. 133-134, 2005.
    204. 福井,小林,渡邊実,「フィルタ/Fourierハイブリッド型サンプルレートコンバータ」
      第24回計測自動制御学会九州支部学術講演会予稿, 202A5, 2005.
    205. 井上,小林,渡邊実,「位相補間によるPLLの特性改善」,
      第24回計測自動制御学会九州支部学術講演会予稿, 202A6, 2005.
    206. 井上,小林,渡邊実,「PLLジッタ低減のためのオーバ・サンプリング位相比較器」
      電子情報通信学会・2005ソサイエティ大会,A-1-19,2005.
    207. 宮野,渡邊実,小林,「パルスレーザを用いた差分型再構成ゲートアレイ」,
      電子情報通信学会技術研究報告 vol. 104, No. 476, pp. 1-4, 2004.141.
    208. 志岐,渡邊実, 小林,「差分光再構成型ゲートアレイVLSI」,
      電子情報通信学会技術研究報告,vol. 104, No. 476, pp. 5-9, 2004.
    209. 藤目,渡邊実, 小林,「光再構成型ゲートアレイの再構成回路の評価」,
      電子情報通信学会技術研究報告,vol. 104, No. 476, pp. 11-15, 2004.
    210. 渡邊実,小林,「0.18umプロセスによる差分光再構成型ゲートアレイ」,
      電子情報通信学会技術研究報告,vol. 104, No. 363, pp. 61-66, 2004.
    211. 宮野, 渡邊実, 小林,「差分型光再構成ゲートアレイの領域分割照射」
      電子情報通信学会技術研究報告, pp. 227-234, 2004.
    212. 宮野, 渡邊実, 小林, 「VCSELを用いた差分型光再構成ゲートアレイ」,
      電子情報通信学会・集積光デバイス技術時限研究専門委員会, pp. 29-34, 2004.
    213. 宮野, 渡邊実, 小林, 「差分型光再構成ゲートアレイの照射領域と再構成速度の評価」
      第8回システムLSIワークショップ , pp. 323-326, 2004.
    214. 松尾,渡邊実,小林,「光再構成型ゲートアレイの検査手法」,
      第23回計測自動制御学会九州支部学術講演会予稿, 203B1, 2004.
    215. 植田,渡邊実,小林,「ダイナミック差分光再構成型ゲートアレイ」,
      第23回計測自動制御学会九州支部学術講演会, 203B6, 2004.
    216. 山角,小林,渡邊実,「光再構成型ゲートアレイのプログラミング環境」,
      第23回計測自動制御学会九州支部学術講演会予稿, 203B2, 2004.
    217. 宮野,渡邊実,小林,「差分型光再構成ゲートアレイの光再構成タイミング解析」,
      第23回計測自動制御学会九州支部学術講演会予稿, 203C1, 2004.
    218. 井上,小林,渡邊実,「フーリエ補間によるサンプリング・レート変換」,
      第23回計測自動制御学会九州支部学術講演会予稿, 102B5, 2004.
    219. 藤目,渡邊実, 小林,「差分光再構成型ゲートアレイに使用するダイナミック再構成回路」
      電子情報通信学会技術研究報告Vol. 103, No. 510, pp. 7-10, 2003.
    220. 宮野, 渡邊実, 小林, 「差分型光再構成ゲートアレイの回路実装評価」,
      第7回システムLSIワークショップ, pp. 335-338 , 2003.
    221. 中村, 小林, 渡邊実 , 「差分型光再構成ゲートアレイの開発支援システム 」,
      第22回計測自動制御学会九州支部学術講演会予稿, 203C1 , 2003.
    222. 志岐, 渡邊実, 小林, 「差分型光再構成ゲートアレイVLSI部の遅延シミュレーション」,
      第22回計測自動制御学会九州支部学術講演会予稿, 203C7, 2003.
    223. 宮野, 渡邊実, 小林, 「差分型光再構成ゲートアレイの連続再構成」,
      第22回計測自動制御学会九州支部学術講演会予稿, 203A2, 2003 .
    224. 渡邊実, 小林,「有限な物理量を用いたニューラルネットワーク」
      電子情報通信学会技術研究報告,vol. 101, No. 735, pp. 115-118, 2002.
    225. 渡邊実, 小林, 「有限な物理量を用いたニューラルネットワークモデルのVLSI実装」,
      第6回システムLSIワークショップ, pp. 291-294, 2002.
    226. 三浦, 小林, 渡邊実, 「時間領域におけるサンプリングレート変換」,
      第21回計測自動制御学会九州支部・学術講演会予稿集, pp. 181-182, 2002.
    227. 渡邊実, 小林, 「有限な物理量を用いたニューラルネットワークモデルのLSI実装」,
      第21回計測自動制御学会九州支部学術講演会予稿集, pp. 383-384, 2002.
    228. 松本, 渡邊実, 小林, 「光再構成型ゲートアレイ」, 第5回システムLSIワークショップ, pp. 339-342, 2001.
    229. 外枦保, 渡邊実, 小林, 「ニューラルネットワークの回路実現 :再構成による可変パラメータアーキテクチャー」,
      第5回システムLSIワークショップ, pp. 347-350, 2001.
    230. 尼崎, 小林, 渡邊実, 八木, 「シリコン網膜アクティブセンサによる動画像圧縮回路」,
      第20回計測自動制御学会九州支部学術講演会予稿集, 102D3, 2001.
    231. 千, 小林, 渡邊実, 「知能化工作機械のためのセンサー内蔵型計測工具」,
      第20回計測自動制御学会九州支部学術講演会予稿集, 103D3, 2001.
    232. 松永, 小林, 渡邊実, 石川, 廣津, 「SIMD型アーキテクチュアにおける規則的不均一演算実装の手法」,
      第40回計測自動制御学会予稿集, 310C4, 2001.
    233. 渡邊実, 小林, 「エネルギーニューラルネットワークモデルを用いた負ニューロン生成方法」,
      第20回計測自動制御学会九州支部学術講演会予稿集, 204C2, 2001.
    234. 渡邊実, 外枦保, 小林, 「新型エネルギーニューラルネットワークモデルのハードウエア実現」,
      第40回計測自動制御学会予稿集, 310A4, 2001.
    235. 外枦保, 渡邊実, 小林, 「FPGAを利用したニューラルネットワークのハードウエア実現」,
      第40回計測自動制御学会予稿集, 310A5, 2001.
    236. 緒方, 渡邊実, 小林, 「光再構成型ゲートアレイとその応用」,
      第40回計測自動制御学会予稿集, 310A6, 2001.
    237. 大都, 小林, 渡邊実, 八木, 「アナログビジョンチップのための適応型前処理回路」,
      第19回計測自動制御学会九州支部学術講演会予稿集, 201, 2000.
    238. 松永, 小林, 渡邊実, 廣津, 「デジタルビジョンチップによる並列特徴抽出」,
      第19回計測自動制御学会九州支部学術講演会予稿集, 202, 2000.
    239. 緒方, 渡邊実, 小林, 「光再構成型ゲートアレイと応用」,
      第19回計測自動制御学会九州支部学術講演会予稿集, 215, 2000.
    240. 渡邊実, 小林, 「ニューラルネットワークの論理圧縮手法とそのLSI化」,
      第39回計測自動制御学会学術講演会予稿集, 208A2, 2000.
    241. 渡邊実, 小林, 「多層エネルギー制限型ニューラルネットワークシステム」,
      第19回計測自動制御学会九州支部学術講演会予稿集, 214, 2000.
    242. 渡邊実, 大坪, 「2値マトリックスを持つ光アソシアトロンの階層化」,
      第41回応用物理学会予稿集, p. 864, 1994.
    243. 渡邊実, 大坪, 竹森, 「FLCとLCTVを用いた光アソシアトロンの学習」,
      第40回応用物理学会予稿集, p. 931, 1993.
    244. 渡邊実, 大坪, 「光RAMとLCTVを用いた光アソシアトロンの学習想起システムの検討」,
      第40回応用物理学会予稿集, p.900, 1993.
    245. 渡邊実, 荻原, 大坪, 「微小レンズアレイとLCTVを用いた光アソシアトロン」, 第39回応用物理学会予稿集, p. 846, 1992.


    ■特許

    1. 渡邊実,小林,「光再構成ゲートアレイの再構成制御装置及びその方法」,
      出願人 科学技術振興事業団・国立大学法人 九州工業大学,特許第4923257号(2012年2月17日),出願2006年11月24日. PCT/JP2007/65085
    2. 渡邊実,小林,「光再構成ゲートアレイの再構成制御装置及びその方法」,
      出願人 科学技術振興事業団・国立大学法人 九州工業大学,特許第4923251号(2012年2月17日),出願2006年8月28日
    3. 渡邊実,小林,「光学的メモリの記録方法及び光学的メモリ」,
      出願人 科学技術振興事業団・国立大学法人 九州工業大学,特許第4734641(2011年5月13日),出願2006年2月20日.
    4. 渡邊実,小林,「光信号保持回路及び光信号保持回路アレイ」,
      出願人 科学技術振興事業団・国立大学法人 九州工業大学,特許第4535320号(2010年6月25日),出願2004年7月23日.
    5. 渡邊実, 小林,「光再構成型ゲートアレイの書込状態検査方法及び書込状態検査装置、並びに光再構成型ゲートアレイ」,
      出願人 科学技術振興事業団・国立大学法人 九州工業大学,特許第4544620号(2010年7月9日),出願2004年6月18日,PCT/JP2005/11026.
    6. 渡邊実,小林,「光再構成型ゲートアレイのデータ書込装置及びデータ書込方法」,
      出願人 国立大学法人九州工業大学,特許第4452821号(2010年2月12日),出願2003年7月25日.
    7. 渡邊実,小林,「光再構成可能論理回路」,出願人 科学技術振興事業団,
      特許第4121138号(2009年5月9日),PCT/JP2005/008612 ,出願2006年5月11日.
    8. 渡邊実,小林,「光再構成型ゲートアレイおよびそのリセット方法」,
      出願人 科学技術振興事業団,特許第4033818号(2007年11月2日),出願2003年7月4日
    9. 渡邊実,小林,「光再構成型ゲートアレイの光照射位置補正装置及び光再構成型ゲートアレイの光照射位置補正方法 」,
      出願人 科学技術振興事業団,特許第3916592号(2007年2月16日), 出願2003年7月10日.
    10. 大都, 渡邊実, 小林, 八木, 「イメージセンサ用画像処理方法および装置」,
      出願人 科学技術振興事業団, 特許第3758994号(2006年1月13日), 出願2001年5月28日.
    11. 渡邊実, 小林, 「光再構成型ゲートアレイへのデータ書き込み方法および装置」,
      出願人 科学技術振興事業団, 特許第3649711号(2005年2月25日), 出願2002年7月31日.
    12. 渡邊実, 小林, 「光再構成型ゲートアレイおよびその再構成方法」,
      出願人 科学技術振興事業団, 特許第3456981号(2003年8月1日), 出願2001年5月25日.
    13. 渡邊実, 「自動工具交換装置」,
      出願人 日産自動車(株), 特許第3518408号, 1999年4月8日.
    14. 渡邊実, 「基板検査装置」,
      出願人 日産自動車(株), 特許第3629820号, 1996年6月6日.


    ■助成金
    ■科学研究費(9件)

    1. 研究課題: 宇宙機器向けシールドレス耐放射線プログラマブルデバイスの研究開発
      種目/番号: 基盤研究(B)/15H02676
      研究期間: 2015~2017年度
      研究者: 渡邊実(研究代表者)
      金額:    1807万円(間接経費417万円含む)
    2. 研究課題: 回折限界を打破する偏光ホログラムメモリシステムの研究開発
      種目/番号: 挑戦的萌芽研究/ 25630145
      研究期間: 2013~2015年度
      研究者: 渡邊実(研究代表者)
      金額:    390万円(間接経費90万円含む)
    3. 研究課題: 3次元光電子機械プログラマブルデバイスの開発と動的回路実装技術の確立
      種目/番号: 基盤研究(B)/24300017
      研究期間: 2012~2014年度
      研究者: 渡邊実(研究代表者)、大坪
      金額:    1794万円(間接経費414万円含む)
    4. 研究課題: MEMS・ホログラムを用いたリアルタイム視覚情報処理システム
      種目/番号: 挑戦的萌芽研究/23650087
      研究期間: 2011~2012年度
      研究者: 渡邊実(研究代表者)
      金額:    377万円(間接経費87万円含む)
    5. 研究課題: MEMS・レーザーアレイによる高速動的光再構成型ゲートアレイの研究開発
      種目/番号: 新学術領域研究/20200027
      研究期間: 2008~2010年度
      研究者: 渡邊実(研究代表者)、小林、荻原
      金額:    3380万円(間接経費780万円含む)
    6. 研究課題: プログラマブル・光再構成型ゲートアレイとライターの研究開発
      種目/番号: 基盤研究(C)/20560322
      研究期間: 2008~2010年度
      研究者: 渡邊実(研究代表者)
      金額:    455万円(間接経費105万円含む)
    7. 研究課題: フーリエ補間による省回路サンプルレート変換器
      種目/番号: 基盤研究(C)/20500156
      研究期間: 2008~2010年度
      研究者: 小林,渡邊実(研究分担者)
      総額:    377万円(間接経費87万円含む)
      分担額:  65万円(間接経費15万円含む)
    8. 研究課題: 光VLSIにおける配線を利用した光シールド技術の開発
      種目/番号: 若手研究(B)/18760256
      研究期間: 2006~2007年度
      研究者: 渡邊実(研究代表者)
      金額:    350万円
    9. 研究課題: ダイナミック差分再構成型ゲートアレイ
      種目/番号: 若手研究(B)/16760275
      研究期間: 2004~2005年度
      研究者: 渡邊実(研究代表者)
      金額:    370万円

    ■政府系競争的資金(8件)

    1. 研究課題:耐放射線光電子融合デバイスへのマルチコンテキストスクラビングの実装
      助成金名:総務省・戦略的情報通信研究開発推進制度(SCOPE)
      社会展開指向型研究開発(3年枠)フェーズ1(研究代表者)
      助成期間:2019~2021年度
      金額:297万7000円(間接経費68万7000円含む)/2019年度,未定/2020年度、未定/2021年度
    2. 研究課題:廃炉作業ロボット向け耐放射線組み込みシステムの開発
      助成金名:英知を結集した原子力科学技術・人材育成推進事業
      廃炉加速化研究プログラム(国内研究)(研究代表者)
      助成期間:2016~2018年度
      金額:1955万8777円/2016年度、1909万5651円/2017年度、1969万4695円/2018年度
    3. 研究課題:ディペンダブル光FPGAの研究開発
      助成金名:総務省・戦略的情報通信研究開発推進制度(SCOPE)
      【ICTイノベーション創出型研究開発】
      社会にパラダイムシフトをもたらす技術革新の推進(研究代表者)
      助成期間:2012年度
      金額:   1863万6800円(間接経費430万800円含む)
    4. 研究課題:ホログラムストレージデバイス向けMEMS・レーザアレイ・アドレッシング技術
      助成金名:JST・大学特許価値向上支援(試験研究実施責任者
      助成期間:2011年度
      金額:   350万円(間接経費73万7000円含む)
    5. 研究課題:高速動的光再構成型プロセッサの研究開発
      助成金名:総務省・戦略的情報通信研究開発推進制度(SCOPE)
      若手ICT研究者育成型研究開発(B)(研究代表者)
      助成期間:2008~2010年度
      金額:   1811万4200円(間接経費418万200円含む)
    6. 助成金名:(独)日本学術振興会・国際学会等派遣事業 第1期
      助成期間:2008年度
      金額:   20万5000円
    7. 研究課題:部分再構成可能な高密度光再構成型ゲートアレイの開発
      助成金名:JST・育成研究(研究代表者)
      助成期間:2004~2006年度
      金額:   8789万円
    8. 研究課題:組み込みシステム用再構成可能システム
      助成金名:文部科学省・知的クラスタ創成事業(研究分担者)
      助成期間:2002~2006年度
      金額:   1億193万円(分担研究への配分額:2781万円)

    ■財団・企業他(8件

    1. 研究課題:耐放射線動的再構成型プロセッサの研究開発
      助成金名:中部電力 原子力安全技術研究所 原子力に係る公募研究(研究代表者)
      助成期間:2019年5月~2021年3月
      金額:   1000万円
    2. 研究課題:耐放射線FPGA(Field Programmable Gate Array)の研究開発
      助成金名:中部電力 原子力安全技術研究所 原子力に係る公募研究(研究代表者)
      助成期間:2014年5月~2016年3月
      金額:   1000万円
    3. 研究課題:MEMS、ホログラムメモリを用いた光電子プロセッサ技術の研究
      助成金名:浜松科学技術研究振興会・科学技術試験研究助成(研究代表者)
      助成期間:2013年11月2日~2014年11月1日
      金額:   40万円
    4. 研究課題:高放射線環境下向け光電子組み込みシステムの開発
      助成金名:(財)大川情報通信基金(研究代表者)
      助成期間:2012年4月1日~2013年3月31日
      金額:   100万円
    5. 研究課題:自律再構成可能な高信頼性ホログラムVLSIの研究開発
      助成金名:(財)熊谷科学技術振興財団(研究代表者)
      助成期間:2008年4月1日~2009年3月31日
      金額:   80万円
    6. 研究課題:3次元光電子融合デバイスのノンアライメント実装技術の研究開発
      助成金名:(財)電子回路基板技術振興財団(研究代表者)
      助成期間:2007年10月1日~2009年9月30日
      金額:   100万円
    7. 研究課題:光再構成型ゲートアレイと再構成型プロセッサの実装
      助成金名:地域研究開発促進拠点支援事業(RSP)
      福岡県産業・科学技術振興財団(研究代表者)
      助成期間:2002年度
      金額:   250万円
    8. 研究課題:光再構成型ゲートアレイ
      助成金名:テーマ探索・シーズ発掘事業研究
      福岡県産業・科学技術振興財団(研究代表者)
      助成期間:2001年度
      金額:   45万円

    ■研究所・共同研究プロジェクト(5件)

    1. 研究課題:動的再構成型ビジョンVLSIの研究開発
      助成金名:静岡大学電子工学研究所共同研究プロジェクト(研究代表者)
      助成期間:2014年5月30日~2014年3月6日
      金額:   28万5000円
    2. 研究課題:動的再構成型ビジョンチップの研究開発
      助成金名:静岡大学電子工学研究所共同研究プロジェクト(研究代表者)
      助成期間:2013年7月22日~2014年3月7日
      金額:   67万円
    3. 研究課題:動的再構成型ビジョンVLSI
      助成金名:静岡大学電子工学研究所共同研究プロジェクト(研究代表者)
      助成期間:2012年5月23日~2013年3月9日
      金額:   85万円
    4. 研究課題:動的再構成型ビジョンVLSI
      助成金名:静岡大学電子工学研究所共同研究プロジェクト(研究代表者)
      助成期間:2011年5月23日~2012年3月9日
      金額:   100万円
    5. 研究課題:動的再構成型ビジョンチップの研究開発
      助成金名:静岡大学電子工学研究所共同研究プロジェクト(研究代表者)
      助成期間:2010年5月24日~2011年3月11日
      金額:   75万円

    ■学内競争的資金(3件)

    Optically Reconfigurable Gate Array with a triple modular redundancy

    1. 教育研究プロジェクト推進経費(若手研究者支援経費)(70万円) 2011
    2. 工学部プロジェクト(80万円) 2011
    3. 工学部プロジェクト(80万円) 2010