OB 瀬戸大作

瀬戸 大作 (Daisaku Seto)


趣味：トランペット，自転車

研究テーマ
・ダイナミック光再構成型ゲートアレイの研究開発
・MEMS光再構成型ゲートアレイの研究開発

業績
表彰

  1. D. Seto, National Instruments Best Paper Award, 2010 NASA/ESA Conference on Adaptive Hardware and Systems
  2. 瀬戸，日本学生支援機構，奨学金返済免除認定証，2010
  3. 瀬戸，情報処理学会東海支部 学生論文奨励賞, 2010
  4. 瀬戸，静岡大学工学部長賞,2010
  5. 瀬戸，電気関係学会東海支部連合大会 奨励賞, 2010
  6. 電子情報通信学会 デザインガイア ポスタ賞，2009
  7. D. Seto, MHS 20th Aniversary Research Competition: Best Poster, 2009
  8. Best System Integration Award in 2008 IEEE/SICE Integration Symposium On System Integration (SII 2008).
  9. 第133回SLDM研究会優秀発表学生賞，2008．
  10. 電子情報通信学会東海支部　学生研究奨励賞, 2008.
  11. Excellent student Award, IEEE Nagoya Section, 2008.

学術論文

  1. D. Seto, M. Watanabe,
    ”Radiation-hardened optically reconfigurable gate array exploiting holographic memory characteristics,”
    Japanese Journal of Applied Physics, vol. 54, no. 9S, pp. 09MA06-1 – 09MA06-5, 2015.
  2. D. Seto, M. Nakajima, M. Watanabe,
    “Dynamic optically reconfigurable gate array very large-scale integration with partial reconfiguration capability,”
    Applied Optics, Vol. 49, Iss. 36, pp. 6986–6994, Dec., 2010.
    DOI: 10.1364/AO.49.006986 (OSA Publishing: Open Access)[Paper]
  3. D. Seto, M. Watanabe,
    “A dynamic optically reconfigurable gate array – perfect emulation,”
    IEEE Journal of Quantum Electronics, Vol. 44, Issue 5, pp. 493-500, May, 2008.

国際学会

  1. D. Seto, M. Watanabe, ” Recovery method for a laser array failure on Dynamic Optically Reconfigurable Gate Arrays,”
    IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, pp. 411-419, Kyoto, Japan, Oct., 2010.
    DOI: 10.1109/DFT.2010.55 (IEEE Xplore)

  2. D. Seto, M. Watanabe,
    “Partial block-by-block reconfiguration for a dynamic optically reconfigurable gate array,”
    International Conference on engineering of reconfigurable systems and algorithms, pp. 232-237, July, 2010.
  3. D. Seto, M. Watanabe,
    “Recovery method for a turn-off failure mode of a laser array on an ORGA,”
    NASA/ESA Conference on Adaptive Hardware and Systems, pp. 242-247, California, USA, June, 2010.
    DOI: 10.1109/AHS.2010.5546252 (IEEE Xplore)
  4. D. Seto, M. Watanabe,
    “MEMS dynamic optically reconfigurable gate array usable under a space radiation environment,”
    International Workshop on Applied Reconfigurable Computing, Lecture Notes in Computer Science, Vol. 5992, pp. 134-144, Bangkok, Thailand, March, 2010.
  5. D. Seto, M. Watanabe,
    ” MEMS inversion/non-inversion dynamic optically reconfigurable gate array,”
    IEEE International Symposium on System Integration, pp. 24-29, Tokyo,Japan, Dec., 2009.
    DOI: 10.1109/SI.2009.5384560 (IEEE Xplore)
  6. D. Seto, M. Watanabe,
    “Fault tolerance analysis of MEMS holographic memory for DORGAs,”
    International Symposium on Micro-NanoMechatronics and Human Science, pp. 33-37, Nagoya, Japan, Nov., 2009.
    DOI: 10.1109/MHS.2009.5352102 (IEEE Xplore)
  7. D. Seto, M. Watanabe,
    “Dynamic optically reconfigurable gate array with high defect tolerance,”
    IEEE Symposium on Low-Power and High-Speed Chips, p. 171, Yokohama, Japan, April, 2009.
  8. D. Seto, M. Watanabe,
    “A triple-module redundancy for an optically reconfigurable gate array,”
    International Conference on Space Optical Systems and Applications, ICSOS2009-27, CD-ROM, Tokyo, Japan, Feb., 2009.
  9. D. Seto, M. Watanabe,
    “An 11,424 Gate-Count Dynamic Optically Reconfigurable Gate Array with a Photodiode Memory Architecture,”
    Asia and South Pacific Design Automation Conference, pp. 117-118, Yokohama, Japan, Jan., 2009.
    DOI: 10.1109/ASPDAC.2009.4796460 (IEEE Xplore)
  10. D. Seto, M. Watanabe,
    “An Optical Configuration of an 11,424 Gate-count Dynamic Optically Reconfigurable Gate Array using a VCSEL,”
    IEEE International Symposium on System Integration, pp. 95-99, Nagoya, Japan, Dec., 2008.
    [Best System Integration Award 受賞]
  11. D. Seto, M. Watanabe, “Optical configuration using a silver-halide holographic memory including four configuration contexts,”
    International Conference on Solid State Devices and Materials, pp. 116-117, Tsukuba, Japan, Sep., 2008.
  12. D. Seto, M. Watanabe,
    “Analysis of retention time under multi-configuration on a DORGA,”
    IEEE International SOC Conference, pp. 131-134, Newport Beach, USA, Sep., 2008.
    DOI: 10.1109/SOCC.2008.4641495 (IEEE Xplore)
  13. M. Nakajima, D. Seto, M. Watanabe,
    “A 937.5 ns multi-context holographic configuration with a 30.75 us retention time,”
    IEEE International Parallel & Distributed Processing Symposium, CD-ROM, Miami, USA, April, 2008.
    DOI: 10.1109/IPDPS.2008.4536539 (IEEE Xplore)
  14. D. Seto, M. Watanabe,
    “A dynamic optically reconfigurable gate array with a silver-halide holographic memory,”
    IEEE Computer Society Annual Symposium on VLSI, pp. 511-514, Montpellier, France , April, 2008.
    DOI: 10.1109/ISVLSI.2008.94 (IEEE Xplore)
  15. M. Watanabe, D. Seto,
    “Reconfigurations of a dynamic optically reconfigurable architecture under a constant laser exposure,”
    IEEE International Conference on Electron Devices and Solid-State Circuits, pp. 405-408, Dec., 2007.
    DOI: 10.1109/EDSSC.2007.4450148 (IEEE Xplore)
  16. D. Seto, M. Watanabe,
    “Reconfiguration performance analysis of a dynamic　optically reconfigurable gate array architecture,”
    IEEE International Conference on Field　Programmable Technology, pp. 265-268, Dec., 2007 .
    DOI: 10.1109/FPT.2007.4439262 (IEEE Xplore)

国内学会

  1. 瀬戸，渡邊実，「ダイナミック光再構成型ゲートアレイのレーザー故障回避」，
    第57回応用物理学関係連合講演会 講演予稿集，東海大学湘南キャンパス, p. 03-112, 3月, 2010.
  2. 瀬戸，渡邊実，「ダイナミック光再構成ゲートアレイのブロック再構成」,
    電子情報通信学会技術研究報告(集積回路研究会),
    vol.109, no. 405, ICD2009, pp.19-23 , 東芝本社, 1月, 2010.
  3. 瀬戸，渡邊実，「MEMSを用いた反転・非反転ダイナミック光再構成型ゲートアレイ」
    電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会),
    Vol. 109, No. 320, RECONF2009-43, pp. 7-12, 高知文化プラザ, 12月, 2009.
  4. 瀬戸，渡邊実，「MEMSダイナミック光再構成型ゲートアレイの不良耐性」,
    電子情報通信学会技術研究報告(VLSI設計技術研究会),
    Vol. 109, no. 201, VLD2009-42, pp. 71-76, 大阪大学, 9月, 2009.
  5. 瀬戸，渡邊実，「MEMSを用いたダイナミック光再構成型ゲートアレイ」,
    平成21年度電気関係学会東海支部連合大会, CD-ROM, 愛知工業大学, 9月, 2009.
  6. 瀬戸，渡邊実，「11,424ゲートダイナミック光再構成型ゲートアレイへの多数決回路実装 」，
    第56回応用物理学関係連合講演会 講演予稿集，筑波大学, p. , 3月, 2009.
  7. 瀬戸，渡邊実，「ダイナミック光再構成型ゲートアレイのゲートアレイ部の性能評価」，
    電子情報通信学会技術研究報告(集積回路研究会),
    vol. 108, no. 347, ICD2008-117, pp. 73-78, 東工大（大岡山）, 12月, 2008.
  8. 瀬戸，渡邊実，「完全並列プログラミングが可能なダイナミック光再構成型ゲートアレイ」，
    第52回宇宙科学技術連合講演会 講演予稿集，淡路夢舞台国際会議場, p. 48, 11月, 2008.
  9. 瀬戸，渡邊実，「大規模光再構成型ゲートアレイにおけるホログラムメモリの不良耐性」，
    電子情報通信学会技術研究報告(シリコン材料・デバイス研究会),
    vol. 108, no. 292, SDM2008-172, pp. 21-25,機械振興会館, 11月, 2008.
  10. 瀬戸，渡邊実，「大規模ゲート光再構成型ゲートアレイの保持時間の測定」，
    電子情報通信学会技術研究報告(リコンフィギャラブルシステム研究会), vol. 108, no. 220, RECONF2008-31, pp. 51-55, 岡山大学, 9月, 2008.
  11. 瀬戸，渡邊実，「大規模ダイナミック光再構成型ゲートアレイVLSIの評価」，
    電子情報通信学会技術研究報告(光エレクトロニクス研究会),
    vol. 108. no. 191, OPE2008-67, pp. 27-31,東北大学, 8月, 2008.
  12. 瀬戸，渡邊実，「銀塩ホログラムメモリを用いたマルチコンテキスト・ダイナミック光再構成型ゲートアレイ」，
    電子情報通信学会技術研究報告,
    vol. 108. no. 48, RECONF2008-11, pp. 61-64, 会津大学, 5月, 2008.
  13. 瀬戸，渡邊実，「銀塩ホログラムを使用したダイナミック光再構成型ゲートアレイの保持時間の解析」，
    第55回応用物理学関係連合講演会 講演予稿集，日本大学理工学部, p. 1059, 3月, 2008.
  14. 瀬戸，渡邊実，「ダイナミック光再構成アーキテクチュアの連続再構成における保持時間の解析」，
    電子情報通信学会技術研究報告, vol. 107. no. 419, RECONF2007-71, pp. 43-47, 2008.
  15. 瀬戸，渡邊実，「照射時間を一定としたダイナミック光再構成型ゲートアレイの保持時間の解析」，
    電子情報通信学会技術研究報告，vol. 107, no. 295, VLD2007-60, pp. 47-52, 2007.
  16. 瀬戸，渡邊実，「ダイナミック光再構成アーキテクチュアの再構成時間と保持時間の測定」，
    電子情報通信学会技術研究報告, vol. 107, no. 225, RECONF2007-20, pp. 29-33, 2007.