アワード

〇松山 和樹君がVDECデザインアワード(タイトル「製品テストでのパルス幅調整工程を不要にする 大規模メモリ/ディスプレイ用プリエンファシス・パルス発生回路の設計」)の最終候補者に選ばれました(2019年7月)Link
〇河内 勇人君がVDECデザインアワード(タイトル「完全集積化振動発電用クロックドAC-DC昇圧回路」)での最終候補者に選ばれました(2019年7月)Link
〇田渕 侑幹君がVDECデザインアワード・アイデアコンテスト部門(タイトル「RFエネルギーハーベスティング用電源回路最適トポロジー決定方法」)での最終候補者に選ばれました(2019年7月)Link
〇纐纈 一真君がVDECデザインアワード・アイデアコンテスト部門(タイトル「熱電発電を利用したIoT エッジのコストを最小にする電力変換回路の設計」)での最終候補者に選ばれました(2019年7月)Link
〇石田 遥祐君がVDECデザインアワード・アイデアコンテスト部門(タイトル「0.001mm2 で実現する完全集積化振動発電用AC-DC 変換回路の設計」)での最終候補者に選ばれました(2019年7月)Link

〇河内 勇人君がVDECアイデアコンテスト部門でデザイン・アイデア・アワード(タイトル「振動発電エネルギーハーベスティングの電力変換効率を向上するクロックドAC-DC昇圧回路」)を受賞しました(2018年9月)Link1, Link2, Link3
〇松山 和樹君がVDECデザインアワード・アイデアコンテスト部門(タイトル「RC遅延線駆動パルスの最適設計」)の最終候補者に選ばれました(2018年6月)Link
〇河内 勇人君がVDECデザインアワード・アイデアコンテスト部門(タイトル「振動発電エネルギーハーベスティングの電力変換効率を向上するクロックドAC-DC昇圧回路」)での最終候補者に選ばれました(2018年6月)Link