カテゴリー: 未分類

Pre-prints can be downloaded from the links in sky blue.

Books
b15a On-chip High-Voltage Generator Design: Design Methodology for Charge Pumps, 2nd edition, Springer (2015). Link
b12a On-chip High-Voltage Generator Design, Springer (2012). Link
b02a Power Aware Design Methodologies (Editors: M. Pedram and J. M. Rabaey), Kluwer Academic Publishers (2002), Low Power Memory Design (Y. Oowaki and T. Tanzawa), pp. 52-73. Link, c.f. low power circuit design for flash memories

Journal papers

p23b T. Hashimoto, H. Nekozuka, Y. Toeda, M. Otani, Y. Fukuoka, and T. Tanzawa, A −31.7 dBm Sensitivity 0.011mm2 CMOS On-Chip Rectifier for Microwave Wireless Power Transfer, Electronics, 12/6, 1400 (2023)
p23a K. Nono and T. Tanzawa, One-Dimensional Maximum Power Point Tracking Design of Switched-Capacitor Charge Pumps for Thermoelectric Energy Harvesting, Electronics, 12/5, 1203 (2023)
p22e A. Ballo, A. D. Grasso, G. Palumbo, T. Tanzawa, A Charge Loss Aware Advanced Model of Dickson Voltage Multipliers, IEEE Access, Nov. 2022.
p22d T. Hashimoto and T. Tanzawa, Design Space Exploration of Antenna Impedance and On-Chip Rectifier for Microwave Wireless Power Transfer, Electronics, 11/19, 3218 (2022)
p22c T. Nomura and T. Tanzawa, More Enhanced Swing Colpitts Oscillators: A Circuit Analysis, Electronics, 11/18, 2808 (2022)
p22b J. Kondo and T. Tanzawa, Pre-Emphasis Pulse Design for Reducing Bit-Line Access Time in NAND Flash Memory, Electronics 11/13 1926 (2022)
p22a Y. Demura and T. Tanzawa, Design of Switched-Capacitor DC-DC Voltage-Down Converters Driven by Highly Resistive Energy Transducer, Electronics 11/12, 1874 (2022)
p21f Y. Tone and T. Tanzawa, “An Optimum Structure of Scalable Capacitors in 3D Crosspoint Memory Technology”, Electronics 2021, 10(22), 2755; https://doi.org/10.3390/electronics10222755.
p21e Y. Sugiura and T. Tanzawa, “Pre-Emphasis Pulse Design for Random-Access Memory,” Electronics 2021, 10(12), 1454; doi: 10.3390/electronics10121454
p21d K. Koketsu and T. Tanzawa, “Design of a Charge Pump Circuit and System with Input Impedance Modulation for a Flexible-Type Thermoelectric Generator with High-Output Impedance,” Electronics 2021, 10(10), 1212; doi: 10.3390/electronics10101212
p21c Y. Ishida, T. Tanzawa, “A Fully Integrated AC-DC Converter in 1 V CMOS for Electrostatic Vibration Energy Transducer with an Open Circuit Voltage of 10 V,” Electronics 2021, 10(10), 1185; DOI: 10.3390/electronics10101185
p21b A. Ballo, A. D. Grasso, G. Palumbo, T. Tanzawa, “Charge Pumps for Ultra-Low-Power Applications: Analysis, Design and New Solutions,” IEEE Transactions on Circuits and Systems II: Express Briefs ( Early Access ), Apr. 2021. DOI: 10.1109/TCSII.2021.3070889
p21a K. Matsuyama and T. Tanzawa, “A Circuit Analysis of Pre-Emphasis Pulses for RC Delay Lines,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E104-A, No. 6, Jun. 2021.
p20c H. Kawauchi and T. Tanzawa, “A Fully Integrated Clocked AC-DC Charge Pump for Magnetostrictive Vibration Energy Harvesting”, Electronics, 9(12), pp. 2194, 2020. doi:10.3390/electronics9122194.
p20b J. Ye and T. Tanzawa, “An Optimum Design of Clocked AC-DC Charge Pump Circuits for Vibration Energy Harvesting,” Electronics, 9(12), pp. 2031, 2020. doi.org/10.3390/electronics9122031.
p20a “Linear distribution of capacitance in Dickson charge pumps to reduce rise time, ” International Journal of Circuit Theory & Applications, Jan. 2020.
p18b On the Output Impedance and an Output Current – Power Efficiency Relationship of Dickson Charge Pump Circuits, IEEE Transactions on Circuits and Systems II: Express Briefs, Vol. 65, No. 11, pp. 1664-7, 2018. (DOI: 10.1109/TCSII.2017.2764023).
p18a Design Considerations on Power, Performance, Reliability and Yield in 3D NAND Technology, IEICE Transactions on Electronics, vol.E101-C, no.1, pp.78-81, Jan. 2018. (DOI: 10.1587/transele.E101.C.78)
p17a An Analytical Model of Charge Pump DC-DC Voltage Multiplier Using Diodes, T. Tanzawa, IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences, vol. E-100-A, No. 5, pp. 1137-1144, May 2017.
p16d Innovation of Switched-Capacitor Voltage Multiplier: Part 3: State of the Art of Switching Circuits and Applications of Charge Pumps, T. Tanzawa, IEEE Solid-State Circuits Magazine, vol. 8, No. 3, pp. 63-73, Aug. (2016).
p16c Innovation of Switched-Capacitor Voltage Multiplier: Part 2: Fundamentals of the charge pump, T. Tanzawa, IEEE Solid-State Circuits Magazine, vol. 8, No. 2, pp. 83-92, Jun. (2016).
p16b Innovation of Switched-Capacitor Voltage Multiplier: Part 1: A Brief History, T. Tanzawa, IEEE Solid-State Circuits Magazine, vol. 8, No. 1, pp. 51-59, Jan. (2016).
p16a An Analytical Model of AC-DC Charge Pump Voltage Multipliers, T. Tanzawa, IEICE Transactions on Electronics, Vol. E99-C, No.1, pp. 108-118, Jan. (2016)
p14a An Optimum Design for Integrated Switched-Capacitor Dickson Charge Pump Multipliers with Area Power Balance, T. Tanzawa, IEEE Transactions on Power Electronics, pp. 534 – 538, Vol. 29, No. 2, (2014).
p12a A Behavior Model of an On-Chip High Voltage Generator for Fast, System-Level Simulation, T. Tanzawa, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, pp. 2351-2355, Vol. 20, No. 12, (2012).
p11b A Switch-Resistance-Aware Dickson Charge Pump Model for Optimizing Clock Frequency, T. Tanzawa, IEEE Transactions on Circuits and Systems II: Express Briefs, Vol. 58, No. 6, pp. 336 – 340, (2011).
p11a A Program Disturb Model and Channel Leakage Current Study for Sub-20 nm nand Flash Cells, A. Torsi, Z. Yijie, H. Liu, T. Tanzawa, A. Goda, P. Kalavade, K. Parat, IEEE Transactions on Electron Devices, Vol. 58, No. 1, pp. 11 – 16, (2011).
p10b On Two-Phase Switched-Capacitor Multipliers With Minimum Circuit Area, T. Tanzawa, IEEE Transactions on Circuits and Systems I: Regular Papers, Vol. 57, No. 10, pp. 2602 – 2608, (2010).
p10a A Behavior Model of a Dickson Charge Pump Circuit for Designing a Multiple Charge Pump System Distributed in LSIs, T. Tanzawa, IEEE Transactions on Circuits and Systems II: Express Briefs, Vol. 57, No. 7, pp. 527 – 530, (2010).
p05a A 2.4-GHz Temperature-Compensated CMOS LC-VCO for Low Frequency Drift Low-Power Direct-Modulation GFSK Transmitters, T. Tanzawa, K. Agawa. H. Shibayama. R. Terauchi. K. Hisano. H. Ishikuro. S. Kousai. H. Kobayashi, H. Majima, T. Takayama, M. Koizumi, F. Hatori, IEICE Transactions on Electronics, Vol. E88-C, No.4, pp.490-495, Apr. (2005).
p02c High-voltage transistor scaling circuit techniques for high-density negative-gate channel-erasing NOR flash memories, T. Tanzawa, Y. Takano, K. Watanabe, S. Atsumi, IEEE Journal of Solid-State Circuits, Vol. 37, No. 10, pp. 1318 – 1325, (2002).
p02b A 44-mm2 four-bank eight-word page-read 64-Mb flash memory with flexible block redundancy and fast accurate word-line voltage controller, T. Tanzawa, A. Umezawa, T. Taura, H. Shiga, T. Hara, Y. Takano, T. Miyaba, N. Tokiwa, K. Watanabe, H. Watanabe, K. Masuda, K. Naruke, H. Kato, S. Atsumi, IEEE Journal of Solid-State Circuits, Vol. 37, No. 11, pp. 1485 – 1492, (2002).
p02a Circuit techniques for a 1.8-V-only NAND flash memory, T. Tanzawa, T. Tanaka, K. Takeuchi, H. Nakamura, IEEE Journal of Solid-State Circuits, Vol. 37, No. 1, pp. 84 – 89, (2002).
p01a Wordline voltage generating system for low-power low-voltage flash memories, T. Tanzawa, A. Umezawa, M. Kuriyama, T. Taura, H. Banba, T. Miyaba, H. Shiga, Y. Takano, S. Atsumi, IEEE Journal of Solid-State Circuits, Vol. 36, No. 1, pp. 55 – 63, (2001).
p00b A channel-erasing 1.8-V-only 32-Mb NOR flash EEPROM with a bitline direct sensing scheme, S. Atsumi, A. Umezawa, T. Tanzawa, T. Taura, H. Shiga, Y. Takano, T. Miyaba, M. Matsui, H. Watanabe, K. Isobe, S. Kitamura, S. Yamada, M. Saito, S. Mori, T. Watanabe, IEEE Journal of Solid-State Circuits, Vol. 35, No. 11, pp. 1648 – 1654, (2000).
p00a Design of a sense circuit for low-voltage flash memories, T. Tanzawa, Y. Takano, T. Taura, S. Atsumi, IEEE Journal of Solid-State Circuits, Vol. 35, No. 10, pp. 1415 – 1421, (2000).
p99b Optimization of word-line booster circuits for low-voltage flash memories, T. Tanzawa, S. Atsumi, IEEE Journal of Solid-State Circuits, Vol. 34, No. 8, pp. 1091 – 1098, (1999).
p99a A CMOS bandgap reference circuit with sub-1-V operation, H. Banba, H. Shiga, A. Umezawa, T. Miyaba, T. Tanzawa, S. Atsumi, K. Sakui, IEEE Journal of Solid-State Circuits, Vol. 34, No. 5, pp. 670 – 674, (1999).
p98a A multipage cell architecture for high-speed programming multilevel NAND flash memories, K. Takeuchi, T. Tanaka, T. Tanzawa, IEEE Journal of Solid-State Circuits, Vol. 33, No. 8, pp. 1228 – 1238, (1998).
p97c A dynamic analysis of the Dickson charge pump circuit, T. Tanzawa, T. Tanaka, IEEE Journal of Solid-State Circuits, Vol. 32, No. 8, pp. 1231 – 1240, (1997).
p97b A stable programming pulse generator for single power supply flash memories, T. Tanzawa, T. Tanaka, IEEE Journal of Solid-State Circuits, Vol. 32, No. 6, pp. 845 – 851, (1997).
p97a A compact on-chip ECC for low cost flash memories, T. Tanzawa, T. Tanaka, K. Takeuchi, R. Shirota, S. Aritome, H. Watanabe, G. Hemink, K. Shimizu, S.  Sato, Y. Takeuchi, K. Ohuchi, IEEE Journal of Solid-State Circuits, Vol. 32, No. 5, pp. 662 – 669, (1997).
p92b Quantum Mechanics of a Particle on a Curved Surface Comparison of Three Different Approaches, M. Ikegami, Y. Nagaoka, S. Takagi and T. Tanzawa, Prog. Theor. Phys., Vol. 88, No. 2, pp. 229-249, (1992).
p92a Quantum Mechanics of a Particle Confined to a Twisted Ring, S. Takagi and T. Tanzawa, Prog. Theor. Phys., Vol. 87, No. 3, pp. 561-568, (1992).

Conference papers
c21iK. Nono, T. Tanzawa, “A Design of Charge Pump System with Maximum Power Point Tracking for Low Cost Thermoelectric Energy Harvesting,” IEICE society conf., C-12-3, Sep. 2021. (In Japanese)
c21hT. Hashimoto, T. Tanzawa, “An Optimum Design of Antenna and On-chip Rectifier for Micro-watt Microwave Wireless Power Transfer,” IEICE society conf., C-2-19, Sep. 2021. (In Japanese)
c21gH. Makino, T. Tanzawa, “A Low Power Design for NAND Flash with 1.2V I/O Power Supply,” IEICE society conf., C-12-21, Sep. 2021. (In Japanese)
c21fY. Sakamoto, T. Tanzawa, “A Design of DC-DC Converter for Thermoelectric Energy Harvesting with Battery Backup,” IEICE society conf., C-12-1, Sep. 2021. (In Japanese)
c21eY. Ishida, T. Tanzawa, “Design of interface circuits fabricated in 1V CMOS for electrostatic energy transducer with an open circuit voltage over 10V,” IEICE Technical Committee Conference on Integrated Circuits and Devices, Aug. 2021. (In Japanese)
c21d Y. Tone, “A Design Guideline of Scalable Capacitors in 3D Cross-Point Memory”, IEICE general conference, C-12-31, Mar. 2021.
c21c K. Nono, “A Design of Adaptive Charge Pumps with Minimum Circuit Area for Thermoelectric Energy Harvesting under Temperature Variations”, IEICE general conference, C-12-27, Mar. 2021.
c21b T. Hashimoto, “A Study on the Fundamental Limit of Integrated Rectifiers for Low Cost Microwave Wireless Power Transfer”, IEICE general conference, C-2-6, Mar. 2021.
c21a H. Makino, “A Study of Sensing Schemes for NAND Flash: Shielded Bit-Line vs. All Bit-Line”, IEICE general conference, C-12-32, Mar. 2021.
c20h Y. Sakamoto and T. Tanzawa, “An Experimental Study of Power Converter System with Battery and Thermoelectric Energy Transducer Connected in Series,” IEICE society conf., C-12-9, Sep. 2020.
c20g Y. Ishida and T. Tanzawa, “A process- and temperature- tolerant fully integrated shunt regulator,” IEICE society conf., C-12-8, Sep. 2020.
c20f Y. Tabuchi and T. Tanzawa, “Mapping of Optimum Circuit Topology for Micro-Watt Rectenna in Output Voltage-Current Plane,” IEICE society conf., C-2-11, Sep. 2020.
c20e K. Koketsu and T. Tanzawa, “A Control Circuit Design of Power Converter with Time-Division Input Impedance Modulation for Energy Transducer with High Output Impedance,” IEICE Technical Committee Conference on Integrated Circuits and Devices, Aug. 2020. (In Japanese)
c20d Y. Sakamoto and T. Tanzawa, “A Power Converter System for Energy Harvesting Toward Zero Net Battery Power,” IEICE general conference, Mar. 2020.
c20c Y. Sugiura and T. Tanzawa, “An Optimum Pre-Emphasis Pulse Design for Random Access Memory,” IEICE general conference, Mar. 2020.
c20b T. Nomura and T. Tanzawa, “A Double Resonant Enhanced Swing Colpitts Oscillator for Extremely Low-Voltage DC/DC Boost Conversion,” IEICE general conference, Mar. 2020.
c20a J. Ye and T. Tanzawa, “An Optimum Circuit Design of clocked AC-DC charge pumps,” IEICE general conference, Mar. 2020.
c19g Y. Yamazaki, “A Design Window for Device Parameters of Rectifying Diodes in 2.4 GHz Micro-watt RF Energy Harvesting,” IEEE APMC, Dec. 2019.
c19f Design of Pre-Emphasis Pulses for Large Memory Arrays with Minimal Word-Line Delay Time, K. Matsuyama and T. Tanzawa, IEEE ISCAS, B1L-H-4, May 2019.
c19e Toward a minimum-operating-voltage design of DC-DC charge pump circuits for energy harvesting, S. Tokuda and T. Tanzawa, IEEE ISCAS, C5L-K-5, May 2019.
c19d A Design of AC-DC Converters Fully Integrated in Standard CMOS for Electrostatic Vibration Energy Harvesting, Y. Ishida and T. Tanzawa, IEICE general conference, C-12-3, Mar. 2019.
c19c An Optimum Design of Thermal Energy Transducers and Power Converters for Small Form-Factor Thermoelectric Energy Harvester, K. Koketsu and T. Tanzawa, IEICE general conference, C-12-4, Mar. 2019.
c19b An Optimum Design of Micro-watt RF Energy Harvesters with RF-DC and DC-DC Conversions, Y. Tabuchi and T. Tanzawa, IEICE general conference, C-2-11, Mar. 2019.
c19a A Sensitivity Analysis of Power Conversion Efficiency of Rectifying Diodes on Their Device Parameters for Microwatt RF Energy Harvesting, Y. Yamazaki and T. Tanzawa, IEICE general conference, C-2-12, Mar. 2019.
c18g (Invited) Interface Circuit Design for Energy Harvesting: State of the Art and Challenges, T. Tanzawa, IEICE society conference, CI-3-1, Sep. 2018.
c18f A system design of clocked AC-DC converter for vibration energy harvesting, H. Kawauchi and T. Tanzawa, IEICE society conference, C-12-9, Sep. 2018.
c18e Formulation of minimal delay time with pre-emphasis pulses for dense parallel RC lines, K. Matsuyama and T. Tanzawa, IEICE society conference, C-12-5, Sep. 2018.
c18d A clocked AC-DC voltage multiplier for increasing the power conversion efficiency in vibration energy harvesting, H. Kawauchi and T. Tanzawa, IEICE general conference, C-12-16, Mar. 2018.
c18c An analysis on lower bounds of supply voltages for enhanced-swing Colpitts oscillators, Y. Kawakami and T. Tanzawa, IEICE general conference, C-12-17, Mar. 2018.
c18b Toward a minimum-operating-voltage design of DC-DC charge pump circuits for energy harvesting, S. Tokuda and T. Tanzawa, IEICE general conference, C-12-18, Mar. 2018.
c18a A closed-form expression for pre-emphasis pulses with minimal RC delay time, K. Matsuyama and T. Tanzawa, IEICE general conference, C-12-35, Mar. 2018.
c17a On-Chip Switched-Capacitor DC-DC Converter in Memory Technology: State of the Art and Challenges, T. Tanzawa, IEEE ECCTD (European Conference on Circuit Theory and Design), Sep. 2017.
c16a Design Challenge in 3D NAND Technology: a 4.8X Area- and 1.3X Power-Efficient 20V Charge Pump Using Tier Capacitors, T. Tanzawa, T. Murakoshi, T. Kamijo, T. Tanaka, J. McNeil, K. Duesman, IEEE Asian Solid-State Circuits Conference, Nov. 2016.
c15b A Comprehensive Optimization Methodology for Designing Charge Pump Voltage Multipliers, T. Tanzawa, IEEE International Conference on Circuits and Systems, pp. 1358-1361, May 2015.
c15a An Analytical Model of Multi-Sine AC-DC Voltage Multiplier, T. Tanzawa, IEEE International Conference on Circuits and Systems, pp. 1354-1357, May 2015.
c14b An Analytical Model of AC-DC Voltage Multipliers, T. Tanzawa, IEEE International Conference on Electronics Circuits and Systems, pp. 323-326, Dec. 2014.
c14a Design of DC-DC Switched-Capacitor Voltage Multiplier driven by DC Energy Transducer, T. Tanzawa, IEEE International Conference on Electronics Circuits and Systems, pp. 327-330, Dec. 2014.
c10b A temperature compensation word-line voltage generator for multi-level cell NAND Flash memories, T. Tanzawa, T. Tanaka, S. Tamada, J. Kishimoto, S. Yamada, K. Kawai, T. Ichikawa, P. Chiang, F. Roohparvar, ESSCIRC, pp. 106 – 109, 2010
c10a NBTI stress relaxation design for scaling high-voltage transistors in NAND Flash memories, T. Tanzawa, IEEE International Memory Workshop (IMW), pp. 1 – 2, 2010.
c09b Dickson charge pump circuit design with parasitic resistance in power lines, T. Tanzawa, ISCAS, pp. 1763 – 1766, 2009. c
09a A 172mm2 32Gb MLC NAND flash memory in 34nm CMOS, R. Zeng, N. Chalagalla, D. Chu, D. Elmhurst, M. Goldman, C. Haid, A. Huq, T. Ichikawa, J. Jorgensen, O. Jungroth, N. Kajla, R. Kajley, K. Kawai, J. Kishimoto, A. Madraswala, T. Manabe, V. Mehta, M. Morooka, K. Nguyen, Y. Oikawa, B. Pathak, R. Rozman, T. Ryan, A. Sendrowski, W. Sheung, Szwarc, Y. Takashima, S. Tamada, T. Tanzawa, T. Tanaka, M. Taub, D. Udeshi, S. Yamada, H. Yokoyama, IEEE International Solid-State Circuits Conference, pp. 236 – 237, 2009
c08a A process- and temperature-tolerant power-on reset circuit with a flexible detection level higher than the bandgap voltage, T. Tanzawa, ISCAS, pp. 2302 – 2305, 2008
c05a A low-IF CMOS single-chip Bluetooth EDR transmitter with digital I/Q mismatch trimming circuit, D. Miyashita, H. Ishikuro, T. Shimada, T. Tanzawa, S. Kousai, H. Kobayashi, H. Majima, K. Agawa, M. Hamada, F. Hatori, Digest of Technical Papers, Symposium on VLSI Circuits, pp. 298 – 301, 2005
c04a A temperature-compensated CMOS LC-VCO enabling the direct modulation architecture in 2.4GHz GFSK transmitter, T. Tanzawa, H. Shibayama, R. Terauchi, K. Hisano, H. Ishikuro, S. Kousai, H. Kobayashi, H. Majima, T. Takayama, K. Agawa, M. Koizumi, F. Hatori, Proceedings of the IEEE Custom Integrated Circuits Conference, pp. 273 – 276, 2004
c02a A 44mm2 4-bank 8-word page read 64Mb flash memory with flexible block redundancy and fast accurate word-line voltage controller, T. Tanzawa, A. Umezawa, T. Taura, H. Shiga, T. Hara, Y. Takano, T. Miyaba, N. Tokiwa, K. Watanabe, H. Watanabe, K. Masuda, K. Naruke, H. Kato, S. Atsumi, ISSCC, pp. 78 – 409, 2002
c00a A channel-erasing 1.8 V-only 32 Mb NOR flash EEPROM with a bit-line direct-sensing scheme, S. Ataumi, A. Umezawa, T. Tanzawa, T. Taura, H. Shiga, Y. Takano, T. Miyaba, M. Matsui, H. Watanabe, K. Isobe, S. Kitamura, S. Yamada, M. Saito, S. Mori, T. Watanabe, Digest of Technical Papers. IEEE International Solid-State Circuits Conference, pp. 276 – 277, 2000.
c99a A sampling weak-program method to tighten Vth-distribution of 0.5 V for low-voltage flash memories, H. Shiga, T. Tanzawa, A. Umezawa, T. Taura, T. Miyaba, M. Saito, S. Kitamura, S. Mori, S. Atsumi, Digest of Technical Papers. Symposium on VLSI Circuits, pp. 33 – 36, 1999.
c98b Novel 0.44 μm2 Ti-salicide STI cell technology for high-density NOR flash memories and high performance embedded application, H. Watanabe, S. Yamada, M. Tanimoto, M. Matsui, S. Kitamura, K. Amemiya, T. Tanzawa, E. Sakagami, M. Kurata, K. Isobe, M. Takebuchi, M. Kanda, S. Mori, T. Watanabe, Technical Digest, International Electron Devices Meeting, pp. 975 – 978, 1998.
c98a A CMOS band-gap reference circuit with sub 1 V operation, H. Banba, H. Shiga, A. Umezawa, T. Miyaba, T. Tanzawa, S. Atsumi, K. Sakui, Digest of Technical Papers, Symposium on VLSI Circuits, pp. 228 – 229, 1998.
c97d A novel isolation-scaling technology for NAND EEPROMs with the minimized program disturbance, S. Satoh, H. Hagiwara, T. Tanzawa, K. Takeuchi, R. Shirota, IEEE IEDM, pp. 291-294, Dec. 1997.
c97a Circuit Technologies For A Single-1.8V Flash Memory, T. Tanzawa, T. Tanaka, K. Takeuchi, H. Nakamura, Digest of Technical Papers, Symposium on VLSI Circuits, pp. 63 – 64, 1997.
c97b A Multi-page Cell Architecture For High-speed Programming Multi-level NAND Flash Memories, K. Takeuchi, T. Tanaka, T. Tanzawa, Digest of Technical Papers, Symposium on VLSI Circuits, pp. 67 – 68, 1997.
c97a A 3.4-Mbyte/sec Programming 3-level NAND Flash Memory Saving 40% Die Size Per Bit, T. Tanaka, T. Tanzawa, K. Takeuchi, Digest of Technical Papers, Symposium on VLSI Circuits, pp. 65 – 66, 1997.
c96a A compact on-chip ECC for low cost flash memories, T. Tanzawa, T. Tanaka, K. Takeuchi, R. Shirota, S. Aritome, H. Watanabe, G. Hemink, K. Shimizu, S. Sato, Y. Takeuchi, K. Ohuchi, Symposium on VLSI Circuits, pp. 74 – 75, 1996.
c95a A stable programming pulse generator for high-speed programming single power supply voltage flash memories, T. Tanzawa, T. Tanaka, Symposium on VLSI Circuits, pp. 73 – 74, 1995.
c94a A Quick Boosting Charge Pump Circuit for High Density and Low Voltage Flash Memories, T. Tanzawa, Y. Tanaka, T. Tanaka, N. Nakamura, H. Oodaira, K. Sakui, M. Momodomi, S. Shiratake, H. Nakano, Y. Oowaki, S. Watanabe, K. Ohuchi, F. Masuoka, Symposium on VLSI Circuits, pp. 65 – 66, 1994.

Lecture
l17a [Memorial lecture] “What I have learned through research and development on integrated charge pump circuits”, T. Tanzawa, IEICE technical report, CAS2016-96, ICTSSL2016-50, Jan. 2017
l14a “On-chip High-Voltage Charge Pump Design”, ESSCIRC Tutorial, Sep., 2014.
l12a 1st, 2nd, 3rd “On-chip High-voltage Generator Design”, ISCAS Tutorial, May 2012.

U.S. Patents issued (195 as of Apr. 2017): Link

Return

エネルギー・ハーベスティング
一連の学術論文や学会発表(p17a, p16a, c15a, c14b, c14a)では、太陽光発電素子や熱電発電素子などの直流エネルギー源と振動発電や電波からの交流エネルギー源から直流電力に変換する電力変換回路システムを最適に設計するための理論を提案している。

戻る

三次元 NAND フラッシュ
NANDフラッシュメモリは二次元のプレーナー型から三次元構造に移行している。三次元構造のデバイスとメモリ動作を可能にする回路の提案を行った。2017年5月現在、50件以上の米国特許が成立している（patents ）。これらは主に四つのカテゴリに分類できる。高信頼性、高密度化、低電力化を目指した、１）メモリアレイとデバイスの構造、２）アレイ制御方法、３）アレイ分割方法、４）制御回路にメモリ素子構造を用いる方法、である。＃４には、高い面積・電力効率を実現する、アレイ構造キャパシタを用いた昇圧回路(c16a)が含まれる。

戻る

高信頼性化設計
メモリ素子やそれを制御する回路を構成するトランジスタがスケーリングされると、プロセスばらつきは一般に増加する。回路やシステムの設計には、この増大するばらつきの影響を抑えることが要求される。一連の学術論文や学会発表(c10a, c10b, c04a, p97a) では、データに誤りがあったときにこれを訂正する誤り訂正回路、メモリ素子特性の温度変動によってデータのずれを補償する温度補償回路、隣接回路ブロックの温度変動によって2.4GHz発振器の周波数ドリフトを抑制する補償回路、PMOSトランジスタの負バイアス温度不安定性（NBTI）を抑制する抑制回路、を提案・実証している。誤り訂正回路はシリアルアクセスのNANDフラッシュ用途に回路面積とピーク電力を抑えるよう工夫している。NANDフラッシュ用温度補償は、例えば高温でデータを書き込み、低温で読み出す場合に、隣接するしきい分布間の電圧マージンを温度によらず一定にする読み出し回路によって実現している。１チップ・Bluetooth LSIでは2.4GHzで発振する発振器を集積している。パワーアンプやミキサなどの消費電力の多い隣接ブロックが動作を開始したり停止したりすると、発振器への熱流量が時間変動する。発振器の温度感度と時間温度変動の積で発振周波数がドリフトする。補償回路はバリキャップ（電圧で容量値を制御できる容量素子）の容量値を変えて周波数変動を抑制する。NBTI抑制回路によって高電圧トランジスタをスケールすることができたため、デコーダ回路の面積を削減した。

。

戻る

低電圧アナログ回路
メモリはプログラムコードやマイクロプロセッサの演算データを保持し、プロセッサのアクセス要求に応じてプロセッサにデータを送る。デバイスのスケーリングや低電力化のためマイクロプロセッサの電源電圧が低下するに従って、メモリも同様に低電圧で動作しなければならない。著書(b02a) や一連の学術論文(p02c, p02a, p01a, p00a, p99b, p97b, c08a)では、数10mVといった微小なメモリからの信号をセンス増幅してデータを読み出すセンスアンプ、メモリ動作タイミングを規定するクロックを発生するオシレータ、二つ以上の異なった電源が供給される論理回路を接続するレベルシフタ、高電圧を発生する昇圧回路、などの重要なアナログ回路を提案・実証した。アナログ回路ブロックのセットとしてNORフラッシュやNANDフラッシュの1.5V化が実現できることを示している。

戻る

昇圧回路設計理論の構築
昇圧回路は、インダクタを用いずに低い電源電圧から高い電圧を発生する回路である。デバイスのスケーリングに従って集積回路の電源電圧は低下すると、昇圧回路を小さな回路面積で高い電力変換効率を実現するように設計するのが困難になる。著書(b15a, b13a)や一連の学術論文(p17a, p16a, p14a, p12a, p11b, p10b, p10a, p01a, p99b, p97c)では、デバイスや回路パラメータが昇圧回路の電気特性をどのように決めるのか、あるいは回路の面積、パワー、高電圧立ち上がり時間を最小にするために設計パラメータをどのように決定すればいいか、といった昇圧回路の回路理論と設計最適化を議論している。

戻る

高速化と低電力化を両立する制御回路
モノのインターネット（IoT）システム全体のエネルギー効率を上げるためには、IoTデバイスからの無線データ送信の頻度を下げることが必要となろう。エントロピーの低いデータだけを送受信することがシステム全体のエネルギー効率化につながる。同時に、データ伝送の対象とならないデータも情報処理のためには一定期間保持する必要がある。そのため、このデータを保持する不揮発性メモリへのデータ書き込み・読み出しは、無線送受信回路よりも何桁も低電力でなければならない。従って、不揮発性メモリの制御回路やセンス回路をいかに低電力で動作できるかが無線データ伝送頻度を決める要素となってくる。

この不揮発性メモリ制御・検出回路システムの低電力化は、ノーマリー・オフ・コンピューティングにも重要となる。これは、通常時には電子回路の電源は遮断しておいて待機時電力をゼロにし、演算動作を行う直前に電源を供給することによって、平均消費電力を下げるというアイデアである。ここで、演算動作が終わったら演算結果や演算器内部の状態を不揮発性メモリに退避させて電源を遮断する、演算直前に電源を供給したらまず退避させた情報を読み出して演算器に戻す、ことを前提としている。従って、不揮発性メモリへの書き込みと読み出しの電力は、演算器の待機時電力より何桁も低くなければならない。

不揮発性メモリの低電力制御・検出回路システムの極低電力化の研究によって情報通信のグリーン化に貢献することを目的の一とする。

Animation 1: Much faster pre-charging with pre-emphasis pulses compared with step pulses
Animation 2: Optimum pre-emphasis pulse compared to non-optimum ones
Animation 3: Different waves with different wave numbers vary at each own time constant.

戻る

新しいスイッチ素子と回路設計
当時フェアチャイルドに在籍し後にインテルの創業者の一人となったゴードン・ムーア博士は、集積回路誕生から数年経った1965年に、これまでを振り返ると微細化と回路デバイス技術の発展によってチップのコストが指数関数的に下がってきていることを初めて示し、今後もしばらくはこの傾向をさえぎるものは見当たらないのでこの傾向は続くだろうことを予想した。以来、装置や材料メーカはこの“２年で集積度が２倍”というムーアの経験法則に従って研究開発を行い、集積回路やコンピュータメーカはこれを前提に生産計画を立てて事業を進めてくることができた。この指数関数的な製造技術の向上によって、例えば今のスマートフォンは数年前のノートパソコンの演算性能となるほどの進化を遂げてきた。しかしながら、現在14nmの半導体テクノロジーは今後、微細化だけでは演算当たりの製造コストを下げることが難しくなっていくと考えられている。いわゆる、ムーアの法則の終焉である。これから半導体業界の指針となっていくものは、これまでの微細化技術からコンピュータの演算効率そのものに移ろうとしている。つまり、コンピュータの進化を、システム統合化、異種デバイスの集積化、センサやMEMSなどの異種部品の集積化、新しい機能を持ったデバイス開発、など微細化以外の技術開発によって総合的に実現しようというものになってきている。

このような背景の下、スイッチング電力を減らすことを期待した、新しい動作原理に基づくスイッチ素子の研究が盛んになってきている。この「ムーアの法則後のスイッチ素子」を用いたアナログ・デジタル回路はどのようなものになるであろうか？回路設計を行う上でどのようなスイッチ素子の特性が大事だろうか？このような基礎的な質問への具体的な回答を探っていくことによって、集積回路工学に貢献することを目的の一としたい。

戻る

エネルギー・ハーベスティングの鍵となる回路
太陽光発電や熱電発電などから直流電力を得る技術、あるいは振動発電や電波などから交流電力を得る技術はエネルギー・ハーベスティングと呼ばれている。エネルギー・ハーベスティングで収穫したエネルギーによって、バッテリーを搭載しないセンサーや集積回路を動作させることができ、あるいは搭載したバッテリーの寿命を延ばすことができる。得られた直流や交流電力を集積回路が必要とする数100mV~1Vの直流電力に変換する回路が電力変換回路である。この電力変換回路には、いかに収穫したエネルギーをロスなく電力変換できるかが大事な性能指標となる。

この電力変換回路が重要になるもう一つの分野は体に埋め込む健康器具である。例えば、心臓の脈動を補助するペースメーカーは平均７年程度に一度バッテリー交換のために外科手術が必要になっている。体外から無線で電力を伝送し、これを体への影響が小さく低コストで電力変換する回路システムが実現できれば、バッテリー交換の頻度を減らせるので、心と体への負担を減らすことができる。

極低電力入力下で電力変換効率を高める回路システムの研究分野に貢献することを目的の一とする。

逆磁歪発電素子から電力変換を行うClockedAC/DCチャージポンプ

Animation created by Kawauchi

Measurement of Magnetostrictive vibration energy transducer (0.5Voc-0p/1k-ohm at 0.1G) with Clocked AC/DC multiplier to generate 2uA at 2.0V

フレキシブル熱電発電素子向け昇圧回路システムの開発

戻る

Energy harvesting
Power conversion circuits for DC energy transducer such as photovoltaic and thermoelectric generators and for AC energy transducer such as vibration and electromagnetic waves were proposed to design system optimally. (p17a, p16a, c15a, c14b, c14a)

Return